利用环形抽头延迟线的时间数字转换器：扩展范围与高效率

"本文提出了一种基于环形抽头延迟线（Ring-Tapped Delay Line, RTDL）的范围扩展且面积高效的时钟数字转换器（Time-to-Digital Converter, TDC）。这种转换器实现了皮秒级别的时间分辨率和微秒级别的动态范围，同时保持了低成本。" 在该研究论文中，作者介绍的TDC主要由两部分粗测时间测量块、一个时间余量生成器和一个细测时间测量块组成。粗测时间测量块采用了创新设计的RTDL，它是通过对传统抽头延迟线（Tapped Delay Line, TDL）进行环形结构的改造来实现的。其中一个粗测时间测量块内嵌入了一个12位计数器，用于计算信号在RTDL中传播的周期数。通过这种方式，无需外部参考时钟，输入范围就能增加到20.3微秒。 此外，RTDL中采用的软边D型触发器（Soft-Edge D-Flip-Flops, SDFFs）的设置时间被设定为零，这有助于提高时间分辨率。可调节的时间余量生成器能够拾取粗测块的时间余量，并将这个余量传递到细测块。这种设计能够有效地减少由于量化误差导致的精度损失。 为了进一步优化性能，论文可能还讨论了如何通过优化RTDL的延迟单元以及时间余量生成器的电路设计来提高转换器的精度和效率。这些改进可能包括降低延迟线的非线性效应，减少噪声影响，以及通过精细调谐计数器和SDFF的工作特性来提升动态范围。 这篇研究论文提出了一个新颖的TDC设计方案，利用RTDL的特性实现了宽范围和高精度的时间测量，这对于高速数据通信、精密时序测量以及许多其他需要高时间分辨率的应用来说具有重要的意义。通过优化结构和电路元件，该转换器能够在不牺牲性能的前提下，降低面积占用，从而提高了系统的集成度和经济性。