基于开源IP核的片上双核系统设计与实现

"这篇论文详细探讨了如何利用开源IP核构建一个片上双核系统，主要作者是于晓婧和袁立业。他们基于or1200微处理器和Wishbone片上总线技术，在Xilinx Spartan-3A FPGA开发板上实现了一个双核系统。论文中提到，构建双核系统可以有效解决并行处理问题，特别是在图像处理等应用中。研究中，作者选择了支持WISHBONE协议的conbus核来连接双核和其他从模块，同时也对不支持该协议的模块进行了改造。此外，为了解决多核同步问题，他们设计了一种硬件信号量机制，确保多个处理器核之间的任务分配和堆栈指针一致性。最后，该双核系统在FPGA开发板上成功实现，并通过实验验证其功能和正确性，可以通过JTAG端口进行交叉调试。系统架构包括两个or1200处理器、共享内存、串口和调试接口，所有组件通过WISHBONE总线协议相互连接。" 这篇论文的研究重点在于使用开源硬件资源构建片上双核系统，具体包括以下几个关键知识点： 1. **片上双核系统**：随着处理器技术的发展，双核及多核处理器成为解决并行计算问题的主要手段。在片上系统（SoC）中集成双核可以提高处理效率，特别是对于需要大量并发处理的任务，如图像处理。 2. **or1200微处理器**：这是基于OpenRISC1000架构的开源处理器，被选为系统的核心组件。or1200因其开放源码、易于定制和适应性强的特点，成为构建片上系统的理想选择。 3. **Wishbone片上总线**：这是一种广泛应用的开放标准总线协议，用于连接SoC中的不同模块。论文中，Wishbone用于协调or1200处理器、存储器和其他外设间的通信。 4. **FPGA实现**：使用Xilinx Spartan-3A FPGA开发板作为硬件平台，可以快速原型验证和灵活调整设计。FPGA的可编程特性使得构建复杂的片上系统成为可能。 5. **模块兼容性**：并非所有模块都支持WISHBONE协议，因此需要对这些模块进行改造，以确保它们能够与其他WISHBONE兼容的组件进行通信。 6. **硬件信号量机制**：设计了一种硬件层面的信号量机制，用于解决多核访问共享资源时可能出现的冲突，保证堆栈指针的一致性和多核间的同步。 7. **系统验证**：通过在实际的FPGA开发板上实现双核系统，并通过串口和调试接口进行测试和验证，确保系统功能的正确性和可用性。 这篇论文提供了一个详细的基于开源IP核构建片上双核系统的实例，涵盖了从设计、实现到验证的全过程，对于理解和实践此类系统设计具有很高的参考价值。