五阶ΣΔ调制器设计：高性能加速度计应用

本文主要探讨了一种采用CHRT 0.35 微米CMOS工艺设计的五阶sigma-delta (ΣΔ) 调制器，该调制器被专为加速度计应用而开发。这种单环结构的调制器通过前馈设计，显著减少了积分器输出的摆幅，从而降低了对运算放大器性能的需求，提高了系统的线性和功耗效率。设计中考虑了各级系数的优化，包括前馈系数和积分器增益，以实现稳定且高效的信号处理。 对于高阶ΣΔ调制器，尽管阶数提升有助于提高系统性能，但同时也带来了稳定性挑战。通过MATLAB/Simulink平台，作者利用根轨迹分析方法评估了该五阶系统的稳定性，发现在量化器增益低于0.525时，系统会变得不稳定，这为调制器的输入信号限定了一个安全范围。仿真结果显示，该调制器在250 kHz的采样频率下运行，功耗仅为3.4 mW，具有良好的能效。 在1 kHz的信号带宽下，该调制器展现出出色的信噪比，达到了108.6 dB，有效位数约为18位，充分满足加速度计对后级高精度调制器的严苛要求。为了更精确地模拟实际电路，仿真模型中包含了运放热噪声和第一级积分器的kT/C噪声模型，以及有限增益带宽等因素。考虑到加速度计传感器的工作频段通常在数百赫兹，因此即使在较高的过采样率（如125），实际应用中可以将采样频率降至更低，如文中所述的250 kHz。 这项研究展示了如何通过精心设计和优化，实现了一种适用于加速度计的高性能五阶ΣΔ调制器，其在低功耗、高精度和稳定性方面达到了行业标准，为传感器微型化和无线通信中的信号处理提供了关键组件。