单周期CPU取指译码实验指导：控制器与数据通路

"实验2单周期CPU取指译码实验旨在让学习者掌握单周期CPU控制器的工作原理和设计，以及取指和译码阶段的数据通路执行过程。实验设备包括PC机、MINISYS定制开发板或Nexys4DDR实验开发板，以及Xilinx Vivado开发套件。实验内容涉及实现PC模块、Controller模块（包括main_decoder和alu_decoder），构建指令存储器，并通过仿真程序验证功能。实验要求还包括降低时钟频率和建立顶层连接所有模块。" 在单周期CPU中，取指和译码是执行指令流的关键步骤。取指阶段主要包括PC（程序计数器）自增，它根据时钟周期产生新的地址，该地址作为指令存储器（Inst_Rom）的读取地址。如果支持按字节使能，PC会增加4个单位，否则增加1个单位。PC产生的地址和读使能信号（ce）使指令存储器能读取对应地址的指令。 译码阶段则涉及对取出的指令进行解析，以确定其类型和操作。控制器是这一过程的核心，它由main_decoder和alu_decoder组成，产生必要的控制信号来协调CPU的数据通路。这些控制信号用于指导ALU（算术逻辑单元）和其他组件执行特定操作。 实验中，使用BlockMemoryGeneratorIP核创建指令存储器，确保地址位数与PC匹配。读取的指令将被显示在7段数码管上，而控制器的输出会连接到LED显示（led0-led9）以直观展示控制信号状态。 为了适应实验需求，还需要一个时钟分频器，将板载的100MHz时钟降低至1Hz，以便于观察和验证取指、译码阶段的执行过程。最后，需要构建一个top级模块，将所有模块按照实验原理图正确连接，以便于上板运行和验证整个系统的功能。 这个实验提供了一个深入理解单周期CPU工作原理的机会，通过实际操作强化了理论知识，同时锻炼了硬件描述语言（如Verilog或VHDL）的设计和仿真技能。