基于MUSBFDRC的USB1.1 OTG控制器设计与实现

"本文详细介绍了基于89c51的IC卡读写器设计与实现，主要关注MUSBFDRC这一USB1.1 OTG控制器软IP核。论文作者旨在设计符合USB规范及OTG1.0补充协议的USB1.1 OTG控制器，支持全速和低速操作，同时具备主机模式和设备模式。设计过程中，作者参考了Mentor Graphics公司的MUSBFDRC控制器，但采用了自主设计的体系结构。" 在USB技术领域，USB1.1 OTG（On-The-Go）控制器IP核是为了解决USB设备间直接通信的问题，无需依赖主机（如PC）作为中介。论文作者张明，专业为生物医学工程，导师为王礼平，于2005年完成此硕士学位论文。他按照IP核设计流程，利用Verilog硬件描述语言，在EDA环境下设计了USB1.1 OTG控制器软IP核。 USB1.1 OTG控制器IP核设计的关键在于支持Host和Device两种模式，以及高速（High Speed）和全速（Full Speed）或低速（Low Speed）的数据传输。论文中提到的MUSBFDRC控制器结构框图显示了其主要组成部分，包括Transmit和Receive模块，用于数据发送和接收；EP1-15 Control表示端点1到15的控制；Control EP0负责控制端点0；Interrupt Control处理中断控制；Cycle Control管理传输周期；FIFO Decoder解码FIFO（First In First Out，先进先出）；Address Generator生成地址；Cycle Control执行周期控制；DPLL是数字锁相环，用于时钟同步；NRZI BitStuff CRC处理编码和错误检测；Packet Enc/Dec进行包的编码和解码；Shift Register进行位移寄存；Combine Endpoints合并端点；Host Transaction Scheduler调度主机事务；SIE（System Interface Engine）是系统接口引擎；Endpoint Control RAM Controller管理端点控制存储器；CPU Interface处理CPU接口；Interrupt DMA Requests处理中断和DMA请求；以及RAM VCI / optional bridge，可能包含可选的桥接功能。 在设计流程中，作者首先对USB规范和OTG1.0补充协议进行了研究，然后采用自顶向下（TOP-DOWN）的方法，将控制器划分为六个一级子模块和多个二级子模块，对每个模块的功能进行了详细描述。通过Verilog HDL编写程序代码，并进行功能仿真，使用ModelSim环境验证子模块的功能。接着，构建了USB1.1 OTG控制器的总线功能模型，用于系统测试平台，并进行了基本功能验证。在Synplify环境下对控制器进行综合，评估了在FPGA上的资源消耗。论文最后提出了对USB1.1 OTG控制器IP核设计的改进意见。 这篇论文深入探讨了USB1.1 OTG控制器的设计原理和实现方法，为相关领域的研究提供了有价值的参考。通过自主设计的体系结构，作者成功实现了符合规范的USB1.1 OTG控制器IP核，为USB设备间的直接通信提供了基础。