突破SAR噪声限制：创新ADC设计与优化

"isscc2022_section10_567 讲解了高级模拟数字转换器(ADC)设计中的创新技术，主要关注在SAR ADC (逐次逼近型ADC)架构上的突破，旨在克服比较器噪声限制并提高整体性能。文中提到的解决方案包括Residue Type设计、Universal Signal Input、冗余处理、集成型RA (积分型寄存器)、噪声整形以及优化的放大器技术。" 在ISSCC 2022的这篇论文中，作者探讨了如何打破纯SAR ADC的比较器噪声限制。Residue Type的设计策略转移了比较器噪声的压力到寄存器阵列(RA)，通过这种方式，第一级如果进行高比特量化，由于residue(残余)非常小，可以减轻对RA的线性度和增益波动的要求。Universal Signal Input允许输入共模范围不受限制，这在某些工业应用中非常有用，因为这些场景可能需要同时检测单端电压值。 文章提出了一种新颖的第一级设计，它使用两个单端ADC同时采样，然后通过RA送给第二级差分。这种方法产生了三个Dout输出，可以根据需求选择第一级的单端ADC。第一级内部也采用了Residue Type结构，分为两部分：一个8位ADC，其中高5位使用单元元素，而RA的大小是x64，且有2位冗余，部分冗余用于修正两个单端ADC之间的带宽失配问题。接下来是一个10位ADC，其RA为闭环结构，增益由电容的比例确定，而电容不匹配的问题可以通过生产线或前台校准来解决。 为了降低噪声，5位最不重要的比特(MSB)采用了零阶失配整形，而19位最不重要的比特(LSB)则利用dithering技术，确保运行总和为零，以进一步改善精度。集成型RA的积分特性在同等功耗下提供了更好的噪声性能。Tint设定为58ns，增益由增益乘以时间常数Tint与电容C的倒数决定。生产修剪可以消除约3%的PVT(工艺、电压、温度)引起的增益波动，虽然量级与噪声类似，但可被忽略。 为了提高稳健性，论文建议共享RA来消除输出失调(os mismatch)。一种改进的“Auto-Zero”RA技术被提出，它结合了斩波和-notch filter，以去除RA的失调和1/f噪声，且不会引入额外的噪声。与传统的AZ技术相比，这种新方法在信号和失调的两次采样中都存储在电容上，避免了噪声损失。 在Die Overview部分，介绍了180nm工艺的测量结果，并展示了经典两步ADC (Zoom ADC)的拓扑。Zoom ADC不使用RA，而是动态调整参考电压，使得fine ADC看到的信号小，从而可以针对其特定拓扑和电路进行优化。本文专注于对fine ADC的运算放大器(OTA)进行优化，采用新的DA设计，实现两级增益提升，产生的放大结束信号可用于构建后续的异步逻辑，而DA则用于闭环积分，提高了整个ADC的性能和效率。