高精度Sigma-Delta ADC:设计与性能分析

需积分: 33 28 下载量 143 浏览量 更新于2024-08-10 收藏 5.73MB PDF 举报
这篇文档主要介绍了信号降采样与降采样滤波器在NI-XNET数据配置中的应用,以及Σ-Δ模数转换器(Σ-Δ ADC)在高精度模数转换系统中的研究与设计。 在信号处理领域,降采样是一种减少数据量的技术,用于处理大量冗余的数字信号。当模拟信号x(t)按照奈奎斯特定理以采样率£被采样后,得到数字信号x(n),若需要进一步降低采样率至M:1,即使用M倍的降采样率,新的采样频率变为£l=£/M。为避免混叠失真,原始信号x(t)必须是带限的,其数字频谱x(ω)需满足频率限制条件。在降采样过程中,使用数字低通滤波器滤除高频分量,以确保信号的频谱限制在允许范围内。滤波器的单位脉冲响应h(n)与输入信号x(n)的卷积生成输出w(n),然后每隔M个点取一个样点形成最终的y(m)。 Σ-Δ ADC是一种广泛应用于高精度和低功耗模数转换器的架构。它通过过采样、噪声整形和数字滤波技术,降低了对模拟电路的复杂度要求,能够实现高精度和低功耗。然而,这种ADC通常难以实现高速性能。吴笑峰的博士学位论文探讨了如何克服这一挑战,提出了包括系统指标分析、模拟调制器设计和数字滤波器在内的综合设计方法。 在Σ-Δ ADC系统中,关键性能指标包括信噪比、动态范围、积分非线性和微分非线性等。论文详细阐述了这些指标,并使用Matlab软件进行建模和仿真,以确定调制器的阶数、前馈因子、反馈因子和积分器增益因子。在模拟调制器设计阶段,考虑了各种非理想因素的影响,如运放的有限直流增益、带宽和摆率限制、输出摆幅限制等,并提出了解决方案。 论文设计的Σ-Δ ADC采用2阶单环多位结构,通过优化前馈和反馈系数提高精度。为了降低量化噪声,选择了4位量化器。此外,通过采用新型时钟馈通补偿技术和自举开关,降低了采样开关非线性引起的失真,增强了系统的动态性能。运放的高增益对于实现高精度Σ-Δ ADC至关重要,因此设计采用了两级运算放大器结构,以确保足够的增益和良好的共模反馈电路。 本文档涵盖了信号降采样技术及其滤波器设计,以及Σ-Δ ADC的理论和实现方法,为理解和优化这类系统提供了深入的见解。