Quartus II快速入门指南

"Quartus+II简明教程，CPLD篇，由黄俊编写，旨在帮助初学者快速掌握Quartus+II的基本使用方法，特别是针对CPLD设计流程。教程强调了Quartus+II的便捷性，提供了两小时掌握基础使用的路径。教程内容包括工程管理、源文件输入、综合与编译、功能仿真、简单约束、全编译、时序仿真以及编程等步骤。" Quartus+II是Altera公司的一款强大的FPGA和CPLD设计软件，它提供了从设计输入、综合、仿真到编程的一整套解决方案。本教程特别关注CPLD设计，尽管Quartus+II的功能远不止于此，但在CPLD应用中，工程师通常不需要使用所有高级工具。 1. 工程管理 - 新建工程：首先需要输入工程名称，选择源文件类型，选定目标器件，并配置第三方工具。在设置未用I/O的状态时，这是一个关键的步骤，确保器件资源的有效利用。 2. 源文件输入 - 可以创建新的HDL源文件，如VHDL或Verilog程序，或者导入原理图设计。Quartus+II还支持调用Altera的内嵌模块，对于CPLD设计，特别是MAXII系列，这是很重要的。 - 用户可以根据自己的需求自定义操作界面，例如调整窗口布局，以提高工作效率。 3. 综合与编译 - 综合阶段，Quartus+II会检查源代码的语法和连接错误，生成综合后的网表。 - 功能仿真（可选）：在硬件实现前验证设计功能是否正确。 4. 简单约束 - 在此阶段，需要进行管脚分配，设定I/O特性，如电平标准和驱动能力。同时，可以设置简单的时序约束。 5. 全编译 - 布局布线阶段，Quartus+II会根据设定的约束自动完成布局和布线，最后生成可用于编程的文件。 6. 时序仿真 - 通过时序仿真，可以更精确地模拟设计在实际环境中的行为，这对于确保设计性能至关重要。 7. 编程 - 最后一步是将编译后的设计下载到硬件中，实现实际运行。 教程还提到了工程管理的其他方面，如复制工程、保存不同版本和压缩工程，这对于版本控制和问题排查很有帮助。技术支持通常会要求用户提供压缩的工程包来重现和解决问题。 这个简明教程为初学者提供了一个快速学习Quartus+II的起点，帮助他们掌握CPLD设计的基础流程，为进一步深入FPGA设计打下基础。