基于89c51的OTG控制器设计：模块结构与功能实现

本文主要探讨了基于89c51的IC卡读写器设计中的OTG控制器模块结构及其功能实现，特别是针对USB1.1 OTG (One-Two-Gate) IP核的设计。OTG控制器模块是核心组件，它分为三个子模块：(1) OTGController，负责执行OTG有限状态机，支持SRP (Host-Initiated Passive Mode) 和 HNP (Host-Initiated Negotiation Protocol)，实现设备间的主动和被动连接；(2) OTGControlMux模块作为信号多路复用通道，连接SIE (System Interface Engine) 和主机/设备控制器，确保数据传输的顺畅；(3) OTGControlRegister模块，存储控制器状态并接受处理器读写操作，用于控制和监控OTG的工作状态。 主机控制器模块则具有四种工作状态：USB Operational (正常操作)、USB Reset (复位)、USB Suspend (暂停) 和 USB Resume (恢复)，微处理器通过HC寄存器组来控制。在USB Operational状态下，主机控制器处理外设请求、发送SOF (Periodic Synchronization Frame) 包，并根据指令进行事务处理和数据传输。帧管理寄存器在状态变化时更新帧号。 设计流程按照IP核标准进行，作者张明参考相关资料，使用Verilog硬件描述语言在EDA (Electronic Design Automation) 环境下完成设计。设计过程中首先概述了USB规范和OTG 1.0补充协议，明确了控制器的主要功能需求。接着采用自定义的体系结构进行系统级设计，将控制器划分为六个一级子模块和多个二级子模块，详细描述了各个模块的功能。通过编写Verilog HDL程序代码，实现了模块和系统的RTL级描述，同时创建了Testbench进行功能仿真。 在系统层面，构建了USB 1.1 OTG控制器的总线功能模型，作为测试平台，对控制器的基本功能进行了验证。接着在Synplify环境中进行了FPGA综合，分析了控制器占用的资源。最后，文章提出了针对USB 1.1 OTG控制器IP核设计的改进意见，强调了状态机、测试平台和总线功能模型在设计中的重要性。 本文是一篇关于USB 1.1 OTG控制器在IC卡读写器中的具体应用设计，涉及硬件设计、软件实现、功能仿真以及资源评估，展示了作者对该领域的深入理解和实践经验。