解决ISE设计警告与错误：WARNING和ERROR解析及对策
需积分: 34 108 浏览量
更新于2024-09-13
收藏 84KB PDF 举报
"这篇文档主要介绍了在Xilinx的Integrated Software Environment (ISE)中遇到的常见WARNING和ERROR以及相应的解决策略。内容涵盖了时钟网络延迟、未使用的输入信号等问题，并提供了具体的解决方案和注意事项。"
在Xilinx的ISE开发环境中，设计者可能会遇到各种各样的WARNING和ERROR，这些警告和错误信息对理解和优化设计至关重要。以下将详细解析两个常见的问题及其解决方法：
1. **WARNING: Route:455-CLKNet:trn_clk_OBUF可能有过度延迟**
这个警告表示时钟网络（CLKNet）中的某些负载不是时钟引脚，因此无法使用通常的时钟模板进行连接。这可能导致时钟网络出现延迟。在FPGA_EDITOR中打开设计可以查看哪些负载连接到了时钟网络，找出警告的原因。如果网络上的负载与设计一致，PAR报告中的延迟不关键，并且网络的时序约束满足要求，那么这个警告可以忽略。
例如，在设计中，如果使用了非时钟信号（如aa）来触发事件，并且该信号是由时钟生成的周期性信号（如行同步信号），这可能会导致类似的问题。当用这样的行同步信号去驱动场同步信号生成时，由于它们之间的关系，可能会引入一定的相位倾斜。
2. **WARNING:Xst:647-Input<name> is never used.** 或 **WARNING:Xst:648-Output<name> is never driven.**
这些警告提示某个输入或输出信号在设计中从未被使用或驱动。这可能是设计中的冗余部分，或者是由于在代码中未正确引用信号。解决这个问题通常需要检查相关逻辑，确保所有输入都有源，所有输出都有负载。如果信号是预期的未使用或未驱动，可以在综合选项中将其标记为“Don't Care”，或者在代码中删除或注释掉相关语句，以减少资源浪费。
处理这些问题时，理解警告的含义至关重要。对于时钟网络延迟，要关注时序约束是否满足，而对于未使用的输入/输出信号，需要检查设计逻辑以消除无效的资源占用。在设计流程的每个阶段，都应仔细检查报告，确保设计的正确性和效率。
1."WARNING:Route:455 - CLK Net:trn_clk_OBUF may have excessive skew
because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK
template."
Solution
This message informs the user that some loads on the clock net are not
clock pins. Therefore, the clock template that is normally used to connect
clock pins will not be used to connect the loads. A different routing that
involves local routing will be used, potentially inducing some skew on the
clock net.
Opening your design in FPGA EDITOR will allow you to see what loads are
connected to the clock net, and the cause of the warnings.
The amount of skew on the net will be reported in the Place and Route
report.
If the loads on the net shown in FPGA Editor are in accord with your
design, the skew reported in the PAR report is not critical for the
design, and the timing constraint requirement on that net is met, then
this warning can be safely ignored.
实例原因：在代码中用到这样的语句时（aa’event and
aa=’1’），aa 不是时钟信号，最多只是时钟信号产生的一类周期信号，aa 被作为了另一个
进程或模块的类似周期信号的作用。（我是在行场信号发生器中 出现的这样的问题，用产
生的行同步信号（行同步信号是由全局时钟信号驱动产生的）再去驱动产生场同步信号，产
生的场同步信号相对与输入的全局时钟，有一定 的倾斜）
2. "WARNING:Xst:647 - Input <name> is never used."
or
"WARNING:Xst:648 - Output <name> is never used."
Solution
This particular port has been declared in your HDL description, but does
not drive or is not driven by any internal logic.
Unused input ports will remain in the design, but they will be completely
unconnected. If the port is not intended to be used, this message can be
safely ignored. To avoid this message, remove any loadless or sourceless
elements from your HDL description.
Output ports will remain in the final netlist and will be driven by a
logic 0. To avoid the message and to save the port resource, remove the
unused output port from your HDL description.
实例原因：一般输入端口不要预留，即使不使用，在代码中定义的输入端口就一定要有
输入的；而输出端口不用到的可以用 OPEN 封上，最常见的是在利用 DLL 和 DCM 时，CLK90，
CLK180，
CLK270 等一般不用，在端口连接的时候都用 OPEN 封上。
下载后可阅读完整内容，剩余5页未读，立即下载
点击了解资源详情
点击了解资源详情
点击了解资源详情
2021-01-20 上传
2012-03-30 上传
2018-06-05 上传
2020-08-02 上传
2008-09-17 上传
点击了解资源详情
