65、请用 HDL 描述四位的全加法器、5 分频电路。（仕兰微电子）
66、用 VERILOG 或 VHDL 写一段代码，实现 10 进制计数器。（未知）
67、用 VERILOG 或 VHDL 写一段代码，实现消除一个 glitch。（未知）
68、一个状态机的题目用 verilog 实现（不过这个状态机画的实在比较差，很容易误解
的）。（威盛 VIA 2003.11.06 上海笔试试题）
69、描述一个交通信号灯的设计。（仕兰微电子）
70、画状态机，接受 1，2，5 分钱的卖报机，每份报纸 5 分钱。（扬智电子笔试）
71、设计一个自动售货机系统，卖 soda 水的，只能投进三种硬币，要正确的找回钱
数。 （1）画出 fsm（有限状态机）；（2）用 verilog 编程，语法要符合 fpga 设计的要
求。（未知）
72、设计一个自动饮料售卖机，饮料 10 分钱，硬币有 5 分和 10 分两种，并考虑找零：（1）
画出 fsm（有限状态机）；（2）用 verilog 编程，语法要符合 fpga 设计的要求；（3）设计
工程中可使用的工具及设计大致过程。（未知）
73、画出可以检测 10010 串的状态图,并 verilog 实现之。（威盛）
74、用 FSM 实现 101101 的序列检测模块。（南山之桥）
答：a 为输入端，b 为输出端，如果 a 连续输入为 1101 则 b 输出为 1，否则为 0。
例如 a： 0001100110110100100110
b： 0000000000100100000000
请画出 state machine；请用 RTL 描述其 state machine。（未知）
75、用 verilog/vddl 检测 stream 中的特定字符串（分状态用状态机写）。（飞利浦－大唐笔试）
76、用 verilog/vhdl 写一个 fifo 控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
答：reg[N-1:0] memory[0:M－1]; 定义 FIFO 为 N 位字长容量 M
八个 always 模块实现，两个用于读写 FIFO，两个用于产生头地址 head 和尾地址 tail，一个
产生 counter 计数，剩下三个根据 counter 的值产生空，满，半满信号产生空，满，半满信号
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x 为
4 位二进制整数输入信号。y 为二进制小数输出，要求保留两位小数。电源电压为 3~5v 假 设
公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微电子）
78、sram，falsh memory，及 dram 的区别？（新太硬件面试）
答：sram：静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，不像DRAM 需
要不停的REFRESH，制造成本较高，通常用来作为快取(CACHE) 记忆体使用
flash：闪存，存取速度慢，容量大，掉电后数据不会丢失
dram：动态随机存储器，必须不断的重新的加强(REFRESHED) 电位差量，否则电位差
将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比sram便宜，但访问速
度较慢，耗电量较大，常用作计算机的内存使用。
79、给出单管 DRAM 的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官 205 页图
9－14b)，问你有什么办法提高 refresh time，总共有 5 个问题，记不起来了。
（Infineon 笔试）
答：降低温度，增大电容存储容量
剩余42页未读，继续阅读
Paul安
- 粉丝: 558
- 资源: 3
我的内容管理
展开
最新资源
- 计算机人脸表情动画技术发展综述
- 关系数据库的关键字搜索技术综述：模型、架构与未来趋势
- 迭代自适应逆滤波在语音情感识别中的应用
- 概念知识树在旅游领域智能分析中的应用
- 构建is-a层次与OWL本体集成：理论与算法
- 基于语义元的相似度计算方法研究：改进与有效性验证
- 网格梯度多密度聚类算法：去噪与高效聚类
- 网格服务工作流动态调度算法PGSWA研究
- 突发事件连锁反应网络模型与应急预警分析
- BA网络上的病毒营销与网站推广仿真研究
- 离散HSMM故障预测模型：有效提升系统状态预测
- 煤矿安全评价：信息融合与可拓理论的应用
- 多维度Petri网工作流模型MD_WFN：统一建模与应用研究
- 面向过程追踪的知识安全描述方法
- 基于收益的软件过程资源调度优化策略
- 多核环境下基于数据流Java的Web服务器优化实现提升性能
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
