Z6300A FIFO与包格式配置及中断系统解析

Z6300A

需积分: 10 176 浏览量更新于2024-07-20 收藏 1.41MB PDF 举报

身份认证购VIP最低享 7 折!

30元优惠券

"Z6300A FIFO和包格式使用指南" 本文是关于Z6300A芯片的一份详细技术文档，旨在解释该芯片的FIFO（First In First Out，先进先出）功能、包格式设定以及中断系统的运作机制。这份指南特别关注了如何配置相关寄存器，使得用户能够根据RFPDK（Radio Frequency Packet Development Kit）提供的参数进行有效配置。 Z6300A是一款工作频率在140-1020MHz之间的收发一体芯片，支持(G)FSK/OOK调制方式，采用QFN16封装。文档覆盖了多个应用场景，指导用户如何利用FIFO进行数据收发，并提供了包格式的各个组件配置，如数据模式、前导码、同步字、节点ID、前向纠错编码（FEC）、循环冗余校验（CRC）等。 FIFO的工作原理部分，文档详细阐述了FIFO相关的寄存器，包括DataMode和FIFO_TH等，并提供了与RFPDK界面和参数相对应的信息。DataMode寄存器的低两位用于数据模式配置，而FIFO_TH寄存器则涉及到FIFO的阈值设置，这在自动触发中断时尤其关键。文档还分析了FIFO的四种典型应用场景，包括接收数据、预先填入数据发射、边填边发射以及重复发送同一数据包。包格式介绍部分，文档详细介绍了如何配置各种包元素，如数据模式（决定数据的编码和解码方式）、前导码（用于同步接收机）、同步字（用于识别数据包的开始）、总体包配置（包含包长度、尾部标志等）、NodeID（设备标识）、FEC和CRC（用于错误检测和纠正），以及编解码和TX数据包的特定配置。此外，还有Direct发射模式，允许直接从内存发送数据，而无需通过FIFO。对于GPIO（通用输入/输出）和中断系统的配置，文档说明了如何设置GPIO以满足特定需求，以及中断的配置和映射，包括中断事件与外部引脚的关联。还特别提到了天线的TX/RX切换控制，确保在收发之间无缝过渡。附录部分提供了示例代码，帮助用户理解如何进行FIFO读写操作和GPIO中断配置，以便在实际项目中应用。这份Z6300A FIFO和包格式使用指南是一份全面的技术参考，涵盖了从底层硬件接口到高级应用配置的所有细节，对于理解和利用Z6300A的无线通信功能具有极高的价值。

资源详情

资源推荐

AN143

Rev 0.8 | Page

Cmt2300_WriteFifo(g_pTxBuffer, g_nTxLength);

FIFO 读写操作代码示例详见附录 1。

1.3

FIFO

的中断时序

在这里先给出 RX FIFO 和 TX FIFO 工作时的中断时序示意图，用户可以参考一下方便理解。

图

: Z6300ARX FIFO

中断时序示意图

图 2. Z6300A RX FIFO 中断时序示意图

1.4 FIFO 的应用场景

当 FIFO 配置好之后，就可以开始使用。下面介绍几种经典的应用场景。要完成 TX 和 RX 的整个流程还需

要配置和控制其它东西，这些在后面陆续介绍，在这里我们只会介绍与 FIFO 相关的内容，

1.4.1

应用场景一：在 RX 下接收数据

RX FIFO 使用比较直接，每次进入 RX 之前先清零一下，进入 RX 如果有数据接收（成功检测到 Sync Word）

就开始填入，MCU 可以结合中断，实现下面这几种操作，收完之后就可以不用管，下次接收之前发送

FIFO_CLR_RX 清零一下就可以了。

1. 检测 RX_FIFO_FULL 中断，一旦有效表示 FIFO 已经被填满，就可以开始读取，这样适合数据包长度刚好

等于 FIFO 深度，并且用户要在接收完整数据包之后，才读取 FIFO 的情况。

2. 检测 RX_FIFO_TH 中断，一旦有效表示 FIFO 已经被填入预设的数据长度，就可以开始读取，这样适合数

AN143

Rev 0.8 | Page

据包长度不等于 FIFO 深度，并且用户要做接收完整数据包之后，才读取 FIFO 的情况。

3. 检测 RX_FIFO_NMTY 中断，一旦有效即立即进行读取，直到该中断无效，又再次等待中断有效时再读取，

这样可以实现边收边读，适合数据包长度大于 FIFO 深度的情况，也适合小于和等于的情况。

4. 检测 RX_FIFO_WBYTE 中断，一旦有效即立即进行读取，这样可以实现写一个 byte，读一个 byte 的有规

律操作，前提是 SPI 速度要比接受数据的速度要快。

另外，可以通过设置 TX_PKT_NUM <7:0>来定义每次发射发送多少个相同的数据包，如果发送的数量多

过 1 个数据包，就需要将 FIFO_AUTO_RES_EN 设置成 1，即让 TX FIFO 在每次发送完一个数据包后，自动

将读指针清零，回到未读状态，这样就可以重复发射同一个包，无需 MCU 再次填写数据。用户可以设置

TX_PKT_GAP <7:0>来定义每个数据包之间的时间间隔，以 symbol 为单位。进入发射之后，发射机就会按照

这些配置发送 N 个数据包，完成后自动退出 TX，回到指定状态。退出后的状态可以通过 TX_EXIT_STATE <1:0>

进行配置。

如果要实现连续不间断的接收，建议使用上面第 4 种操作，这时需要 SPI 的读取速度足够快，至少要比 FIFO

写入一个 byte 的速度快 1.5 倍。例如，如果数据率是 10KHz，接收一个 byte 的时间大概是 800 us，SPI 读取

一个 byte 的速度要快 1.5 倍，耗时最多就是 534us。SPI 读取一个 byte 是 8 个 SCL 时钟周期，但是加上前后

的时间开销，我们可以按照 10 个 SCL 时钟周期算，那么每个周期就是 53.4us，换算过来 SCL 的时钟频率就

是 18.7 kHz 左右，可以粗略认为，SCL 的速率是数据率的 2 倍。

1.4.2 应用场景二：预先填好数据，进入 TX 发射

对很多应用来说，会把要发射的数据包预先填进 TX FIFO 里面，然后再进入 TX 发射。填数据的行为建议

在 STBY 状态下执行。这种场景比较适合数据包长度小于或等于 FIFO 深度，且应用时间不需要很紧凑。用户

在进行预配置后，就可以直接写入数据，可以通过探测 TX_FIFO_NMTY，TX_FIFO_TH 或者 TX_FIFO_FULL

中断来判断数据是否已经完整写入。在调试阶段，用户在填完数据后，可以按照下面的方法，回读填进去的数

据，来确认数据是否填写正确：

1. 将 FIFO_TX_RD_EN 设置成 1，进入 TX FIFO 的回读模式。

2. 将 SPI_FIFO_RD_WR_SEL 设置成 0，进入 SPI 读 FIFO 模式。

3. 读取数据，比较确认正确性。

4. 将 FIFO_TX_RD_EN 设置成 0，退出 TX FIFO 回读模式。

5. 将 SPI_FIFO_RD_WR_SEL 设置成 1，进入 SPI 写 FIFO 模式。

6. 将 FIFO_CLR_TX 设置为 1，清零 FIFO。

7. 重新写入数据，以备发射。

1.4.3 应用场景三：进入 TX 后，一边填数据一边发射

如果用户先进入 TX 状态，但是 TX FIFO 是空的，那么芯片就会一直发射 prefix，prefix 的内容根据

TX_PREFIX_TYPE <1:0>来定，可以是 0，1，或者 preamble。在发射 prefix 的时候，芯片会一直等待用户填

入 FIFO，直到用户开始填入第一个数据 byte，芯片就会停止发射 prefix，然后一直按照数据率的节奏去获取

FIFO 的数据进行发射直到结束。所以在这种场景下，SPI 的速度要够快，SCL 的频率至少是数据率的 2 倍。如

果发射数据过程中，出现 SPI 填写速度赶不上，即 FIFO 被发射机读空了，发射也不会停止，会一直发 0，直

剩余38页未读，继续阅读

zhrfc15

粉丝: 0
资源: 10

Z6300A FIFO与包格式配置及中断系统解析

CMT2300A FIFO和包格式使用指南.pdf

CMT2300A -十份 资料以及操作手册

Z6300A低功耗模式使用指南

vivado fifo ip核使用教程

vivado 同步fifo 原语使用

vivado fifo ip核使用

简述 FIFO 使用场景和使用方法。

vivado fifo ip核使用仿真

vivado 同步fifo ip核使用

AXI Stream FIFO microblaze ps使用方法

FPGA中FIFO的使用

xilinx 的 FIFO 原语怎么使用，请给出详细的使用流程讲解，以及详细的verilog代码

xilinx fifo 原语怎么使用，请给出详细介绍以及使用方法，并给出详细的verilog代码

使用reg搭建的FIFO和使用memory搭建的FIFO时序有什么不一样

mpu6050使用FIFO

同步FIFO和异步FIFO的区别

使用FIFO完成两个进程通信

vivado中fifo的使用

vivado使用VHDL调用FIFO

vivado中FIFO ip核的使用

最新资源

CMT2300A -十份资料以及操作手册