USB2.0系统时钟数据恢复电路设计与实现

"基于USB2.0的时钟数据恢复电路的设计" 这篇硕士学位论文详细探讨了设计和实现一个针对USB2.0系统的时钟数据恢复电路。USB2.0（通用串行总线2.0）标准规定了最高480Mbps的数据传输速率，而这个电路设计就是针对这一高速率要求的。作者虞晓凡在导师于忠臣的指导下，使用TSMC（台湾半导体制造公司）的0.18微米1P6M CMOS逻辑工艺完成了设计。 时钟数据恢复电路的主要任务是将接收到的串行数据信号恢复成并行数据，并同步恢复出相应的时钟信号。论文指出，该设计的输入数据速率为480Mbps，锁定时间仅为18.9ns，这意味着电路能在极短的时间内捕捉到数据流的节奏，而输出恢复时钟频率准确地保持在480MHz，抖动约为1.041ps，这远低于USB2.0规范允许的抖动范围，因此满足了USB2.0标准的要求。 设计过程中，作者采用了自上而下的设计方法，首先根据系统指标来确定电路结构。然后，使用Matlab建立了线性化模型，并运用Verilog-AMS进行行为级仿真和优化。在得到理想的行为级模型后，进一步设计了晶体管级电路，对其进行分析和优化。最后，完成了电路的版图设计，并通过了所有物理验证和后仿真测试，确保了设计的正确性和可靠性。 论文的焦点在于利用锁相环（PLL）技术来实现预先锁频功能，以快速锁定时钟和数据的相位。其中，电压控制延迟线用于调整时钟相位，以匹配输入数据的相位。同时，通过微调的压控振荡器（VCO）实现对发送端时钟频率的跟踪，以保持接收端和发送端的同步。预锁频技术显著提高了锁定速度，而闭环结构则有助于抑制相位噪声，从而降低抖动。 此研究对于时钟数据恢复电路的系统级设计、电路设计和版图设计，以及锁相环电路的相关设计都有重要的参考价值，特别是在抖动分析和仿真方面。关键词包括：时钟数据恢复、USB2.0、锁相环以及低抖动。这项工作为高速通信系统中的时钟恢复技术提供了深入的理解和实践基础。