64倍低功耗CIC+补偿FIR+半带滤波器:高精度数字抽取滤波器设计

本文主要探讨了一种创新的低功耗64倍降采样多级数字抽取滤波器的设计。这种滤波器针对经典多级结构在功耗和面积占用方面的不足进行了优化。其设计核心在于结合级联积分梳状滤波器、补偿FIR滤波器和半带滤波器，确保在维持∑-Δ模数转换器（ADC）的精度要求下，显著降低系统的能耗和芯片面积。 首先，文章介绍的多级级联积分梳状（CIC）滤波器利用了置换原则来调整级数，并采用了非递归结构，以提高效率并减少复杂性。这种设计策略有助于降低滤波器的功耗和电路面积。其次，文中提及的补偿FIR滤波器和半带滤波器部分引入了多相结构，进一步提升了能量效率，使得整个系统的性能更加优化。 设计过程中，研究人员选择了∑-Δ调制器的输出信号作为测试激励，通过MATLAB系统仿真、现场可编程门阵列（FPGA）验证以及快速傅立叶变换（FFT）信号分析，确保了输出数据的信噪比高达15位的有效位数精度，满足了高精度转换的需求。此外，该滤波器在处理后能够将信号频率降低到输入信号的奈奎斯特采样频率，适用于音频等低频信号的模数转换场景，如44kHz音频信号在64倍过采样率下的应用。 这项研究提供了一种在降低功耗和面积占用的同时保持高性能的数字抽取滤波器设计方案，对于提高∑-ΔADC的整体性能，特别是在能源效率方面，具有重要的实际意义。