优化外延工艺：减小杂质再分布的策略

本章节主要讨论的是集成电路制造技术中的一种关键工艺——外延，特别是针对减小杂质再分布效应的措施。在微电子工艺中，外延是一种在单晶衬底上通过物理或化学方法生长出具有特定晶向和掺杂特性的单晶膜的过程。外延生长的特点是温度通常远低于衬底材料的熔点，以实现原子级精确的定向生长。 首先，为了减少杂质再分布，可以通过以下方式操作： 1. 降低外延温度：选择适合的气体源，如在p-Si中使用SiH2Cl2、SiHCl3或SiH4，但这些方法对As的自掺杂效果不佳。对于As和P这样的元素，采用低温外延技术可以有效减小杂质的影响，而对B的抑制作用则相对较弱。 2. 衬底处理：使用轻掺杂的硅来封装重掺杂衬底，这有助于防止底面和侧面的杂质溢出到外延层，从而保持杂质浓度的可控性。 3. 低压外延：这种工艺能有效减小自掺杂，特别适用于As和P，但对硼的影响较小。 4. 离子注入：通过离子注入技术可以在衬底上形成埋层，这可以降低表面杂质浓度。一种策略是先生长未掺杂的薄膜，然后再在原位掺杂，从而避免衬底杂质的影响。 在具体的技术类型上，外延工艺分为多种，如气相外延（VPE）、液相外延（LVP）、固相外延（SPE）和分子束外延（MBE），每种方法都有其适用的条件和优势。气相外延因其成熟性和精确控制能力，在硅工艺中占据主导地位。同质外延和异质外延是根据外延层和衬底材料的关系进行区分，前者两者性质相同，后者用于不同材料间的集成，要求相容性良好，包括化学稳定性、热力学匹配以及晶格参数接近。 异质外延生长工艺会面临晶体结构和晶格常数不匹配的问题，这可能导致应力释放产生的界面缺陷或赝晶现象。失配率是衡量这两种材料在晶格层面上不一致的重要参数。通过优化工艺，工程师们努力找到最佳的匹配条件，以最小化这些负面影响。 减小杂质再分布效应是外延工艺中的一项关键技术挑战，通过选择合适的温度、气体源、衬底处理以及外延层结构设计，能够在保证材料性能的同时，提高外延层的纯净度和整体性能。