"Design Compiler综合原理与工具使用"
综合与 Design Compiler 文档总结记录.pdf 是一份很好的学习文档,其中介绍了综合与 Design Compiler 综合的重要步骤以及使用 Design Compiler 做电路综合的全过程。综合是前端模块设计中的关键步骤之一,它的过程是将行为描述的电路、RTL 级的电路转换到门级的过程。而Design Compiler 是 Synopsys 公司用于做电路综合的核心工具,它可以方便地将 HDL 语言描述的电路转换到基于工艺库的门级网表。综合的目的是根据系统逻辑功能与性能的要求,在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下,寻找出一个逻辑网络结构的最佳实现方案。 综合主要包括三个阶段:转换(translation)、映射(mapping) 与优化(optimization)。在转换阶段,综合工具首先将 HDL 的描述转换成一个与工艺独立的逻辑网表。然后在映射阶段,这个逻辑网表将会被映射到目标技术库中的标准单元(standard cells)上,每个标准单元都有自己的延时和功耗特性。 而在优化阶段,综合工具将对映射后的电路进行优化,以满足设计电路的功能、速度及面积等限制条件。优化的目标是尽可能地减小电路的面积、减小延时、减小功耗、减小时序限制等。 综合是一种使用软件来设计硬件的方法,其目的是将门级电路实现与优化的工作留给综合工具,而不是由人工来设计。这种设计方法能够提高设计的效率,并且可以在满足设计电路的功能、速度及面积等限制条件下,将行为级描述转化为指定的技术库中单元电路的连接。 总的来说,综合与 Design Compiler 综合的核心工具是一种十分重要的设计方法,通过综合工具将 HDL 描述的电路转换成门级网表,再通过映射和优化阶段对电路进行处理,最终可以得到满足设计要求的逻辑网络结构。这种设计方法能够提高设计效率,减少人为错误,是现代硬件设计中不可或缺的一环。
剩余114页未读,继续阅读
- 粉丝: 51
- 资源: 7
- 我的内容管理 收起
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
会员权益专享
最新资源
- zigbee-cluster-library-specification
- JSBSim Reference Manual
- c++校园超市商品信息管理系统课程设计说明书(含源代码) (2).pdf
- 建筑供配电系统相关课件.pptx
- 企业管理规章制度及管理模式.doc
- vb打开摄像头.doc
- 云计算-可信计算中认证协议改进方案.pdf
- [详细完整版]单片机编程4.ppt
- c语言常用算法.pdf
- c++经典程序代码大全.pdf
- 单片机数字时钟资料.doc
- 11项目管理前沿1.0.pptx
- 基于ssm的“魅力”繁峙宣传网站的设计与实现论文.doc
- 智慧交通综合解决方案.pptx
- 建筑防潮设计-PowerPointPresentati.pptx
- SPC统计过程控制程序.pptx
评论0