Verilog实现的数字电路实验：从基础知识到FPGA应用

"《数字电路应用实验指导书-开发板版本-20151219.docx》是上海大学机电一体化工程中心为《数字电路应用》课程编写的实验指导书，旨在帮助学生掌握Verilog语言进行数字逻辑电路设计，并熟悉FPGA/CPLD的开发流程。实验内容涵盖比较器、码制转换器、加法器、优先编码器、七段译码器、计数器、移位寄存器等，每个实验都与《数字电路A》的理论知识相呼应。此外，书中还介绍了‘易上手’系列FPGA开发套件和QuartusII软件的使用。" 本文档的核心内容是围绕数字电路的应用展开一系列实验，这些实验主要基于集成电路和Verilog编程，以FPGA/CPLD为平台，旨在提升学生的实践能力。实验一至实验八分别涉及了不同的数字逻辑功能模块，例如实验一的比较器用于比较两个数字，实验二的码制转换器实现不同数制间的转换，实验三的加法器处理数字的加法运算，实验四的优先编码器用于编码多个输入信号，实验五的七段译码器将数字转换为七段显示器可显示的形式，实验六的计数器进行数字计数，实验七的移位寄存器则实现了数据的位移操作，实验八为综合实验，结合前面的模块进行更复杂的设计。 实验的最终目标是构建一个颗粒灌装系统，系统由按键、七段数码管、码制转换器、寄存器、比较器、译码器、计数器和加法器组成。系统的工作流程包括：通过按键设置灌装数量，码制转换后存储在寄存器并显示，光电传感器检测颗粒下落并触发计数器，计数结果与设定值比较，当达到预设数量时，控制漏斗关闭，启动传送带换瓶。加法器则计算总灌装量，并通过寄存器、码制转换和译码器显示在七段数码管上。 此外，书中还提供了开发套件ETL-005的介绍，以及QuartusII软件的简介，QuartusII是Altera公司的一款FPGA/CPLD设计工具，它支持Verilog语言，方便用户进行硬件描述语言的设计和仿真。 这份实验指导书是一份详实的数字电路实践教学资料，它不仅教授基础的数字逻辑电路知识，还注重培养学生的Verilog编程能力和FPGA/CPLD的实践经验，对于理解和应用数字电路有极大的帮助。