SN75LBC184与SN65LBC184：高可靠性差分数据线收发器
需积分: 9 165 浏览量
更新于2024-07-23
收藏 402KB PDF 举报
"75LBC184是一款集成了瞬态电压抑制功能的差分数据线收发器，设计符合SN75176的标准封装，但增加了对高能量噪声瞬变的防护，提高了系统可靠性，适用于在电气噪声环境中传输速率达到250kbps的应用。器件具有开路故障安全接收器设计，支持128个设备连接在同一总线上，且符合TIA/EIA-485（RS-485）和ISO/IEC8482:1993(E)标准。此外，它还提供了热关断保护、上电/下电毛刺保护，并且在禁用状态下，最大电源电流仅为300μA。这些特性使得75LBC184适用于工业网络、公用仪表和电机控制等领域。"
75LBC184和SN65LBC184是两款微功耗、高性能的差分数据线收发器，它们在物理尺寸上与SN75176兼容，但具备更强大的抗干扰能力。这两款芯片内置的瞬态电压抑制功能可以有效地防止数据线上的高能量噪声瞬变，从而显著增强了设备对噪声瞬态的免疫力，提升了系统的整体可靠性。这种设计允许在没有隔离变压器的情况下实现直接耦合的数据线接口，而且不需要额外的外部元件。
在电气性能方面，75LBC184能够承受±30kV IEC61000-4-2接触放电、±15kV IEC61000-4-2空气间隙放电以及±15kV EIA/JEDECHuman Body Model的人体模型测试，显示了其强大的静电放电保护能力。同时，根据IEC61000-4-5标准，它们能承受400-W峰值的电路损坏保护，适合在恶劣的电气环境中工作。
为了适应长距离信号传输，75LBC184采用了控制驱动输出电压上升率的设计，这使得信号在经过较长的电缆分支时仍能保持稳定，降低了信号失真。在噪声环境下的最高传输速率可达250kbps，确保了数据的高效可靠传输。
75LBC184的接收器采用开路故障安全设计，即使在接收端开路的情况下也能保证系统的稳定运行。每个设备可以作为1/4单位负载，这意味着最多可以有128个设备并联在同一个总线上，极大地扩展了系统的可扩展性。
此外，这款器件还包括热关断保护和上电/下电毛刺保护机制，以防止因温度过高或电源波动引起的潜在损坏。在禁用状态下，75LBC184的最大电源电流仅为300μA，显著降低了待机功耗。
75LBC184和SN65LBC184是专为工业网络、公用仪表及电机控制等需要高可靠性、低功耗和强抗干扰能力的领域设计的高效数据传输解决方案。它们的出色性能和兼容性使其成为SN75176的理想替代品。
SLLS236F − OCTOBER 1996 − REVISED APRIL 2005
5
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
DRIVER SECTION
electrical characteristics over recommended operating conditions (unless otherwise noted)
PARAMETER
ALTERNATE
SYMBOLS
TEST CONDITIONS MIN
TYP
†
MAX UNIT
DE = RE = 5 V, No Load 12 25 mA
I
CC
Supply current NA
DE = 0 V, RE = 5 V,
No Load
175 300 µA
I
IH
High-level input current (D, DE, RE) NA V
I
= 2.4 V 50 µA
I
IL
Low-level input current (D, DE, RE) NA V
I
= 0.4 V −50 µA
Short-circuit output current
V
O
= −7 V −250 −120
I
OS
Short-circuit output current
(see Note 5)
NA
V
O
= V
CC
250
mA
I
OS
(see Note 5)
NA
V
O
= 12 V 250
mA
I
OZ
High-impedance output current NA See Receiver I
I
mA
V
O
Output voltage V
oa
, V
ob
I
O
= 0
0 V
CC
V
V
OC(PP)
Peak-to-peak change in common-
mode output voltage during state
transitions
NA
See Figures 5 and 6 0.8 V
V
OC
Common-mode output voltage |V
os
| See Figure 4 1 3 V
|∆V
OC(SS)
|
Magnitude of change, common-
mode steady-state output voltage
|V
os
− V
os
|
See Figure 5 0.1 V
|V
OD
|
Magnitude of differential output
V
o
I
O
= 0 1.5 6 V
|V
OD
|
Magnitude of differential output
voltage |V
A
− V
B
|
V
o
R
L
= 54 Ω, See Figure 4 1.5 V
∆|V
OD
|
Change in differential voltage mag-
nitude between logic states
||V
t
| − |V
t
||
R
L
= 54 Ω 0.1 V
†
All typical values are measured with T
A
= 25°C and V
CC
= 5 V.
NOTE 5: This parameter is measured with only one output being driven at a time.
switching characteristics over recommended operating conditions (unless otherwise noted)
PARAMETER TEST CONDITIONS MIN TYP MAX UNIT
t
d(DH)
Differential output delay time, low-to-high-level output 1.3 µs
t
d(DL)
Differential-output delay time, high-to-low-level output 1.3 µs
t
PLH
Propagation delay time, low-to-high-level output
R
L
= 54 Ω,
C
L
= 50 pF,
0.5 1.3 µs
t
PHL
Propagation delay time, high-to-low-level output
R
L
= 54 Ω,
See Figure 5
C
L
= 50 pF,
0.5 1.3 µs
t
sk(p)
Pulse skew (|t
d(DH)
− t
d(DL)
|)
See Figure 5
75 150 ns
t
r
Rise time, single ended 0.25 1.2 µs
t
f
Fall time, single ended 0.25 1.2 µs
t
PZH
Output enable time to high level R
L
= 110 Ω, See Figure 2 3.5 µs
t
PZL
Output enable time to low level R
L
= 110 Ω, See Figure 3 3.5 µs
t
PHZ
Output disable time from high level R
L
= 110 Ω, See Figure 2 2 µs
t
PLZ
Output disable time from low level R
L
= 110 Ω, See Figure 3 2 µs
www.DataSheet4U.com
剩余20页未读，继续阅读
2010-12-28 上传
点击了解资源详情
2023-07-29 上传
点击了解资源详情
2019-10-08 上传
2024-12-27 上传
2024-12-27 上传
2024-12-27 上传
2024-12-27 上传
