全数字锁相环驱动的高速数据传输定时恢复方案

高速数据通讯系统的定时恢复方案（2000年）探讨了一种创新的方法，即利用全数字锁相环（ADPPL）来解决数据传输系统的定时恢复问题。该研究发表于吉林大学自然科学学报，针对的是当时快速发展的计算机和通信技术背景下，如何提供高效、低成本的高速数字传输服务，如HDSL（High-Speed Digital Subscriber Line）等非对称数字用户线路系统。 传统的高速数据传输系统通常依赖于两个震荡器，一个精确的固定震荡器用于基准，另一个是锁相环电压控制晶体震荡器（VCXO），后者负责提供稳定的频率并滤除相位检测器（CPD）信号中的噪声。然而，这种设计存在频率不稳定性问题，尤其是在满足抖动规范如ETSI ETR1524的要求时，需要精确的采样相位。 作者提出的全数字PPL定时恢复方案通过一个集成的相位检测器和数字控制震荡器（CNCO）来改进这一过程。CNCO能够根据信号的比特率，从固定震荡器中提取出精确的时间间隔，如将时钟信号分为m, m+1或m-1个部分。尽管ADPPL的实现相对简单，但它在频率稳定性和采样相位估计方面面临挑战。 论文以一个具备2B+I Q基带线路代码的双对HDSL系统（信号电平有+3, +1, -1, -3，速率584kbit/s）和ETSI的测试回路为实际应用背景，通过测量脉冲响应曲线来验证其性能。这种方法的优势在于减少了对外部元件（如D/A转换器和VCXO）的依赖，降低了印刷电路板的复杂性和成本，从而有望应用于更广泛的宽带线路代码系统，如X-DSL（eXtreme Data Rate Digital Subscriber Line）。 总结来说，这篇论文的核心贡献在于提出了一种经济高效的定时恢复策略，利用全数字锁相环技术，以适应高速数据通信系统的高要求，尤其是抖动控制。这对于推动低成本的高速数字传输服务的发展具有重要意义。