改进DRR算法优化电信息交换机输出突发性

本文主要讨论了一种改进的DRR（区别公平率）调度算法，针对现有调度算法在数据包输出突发性和实现限制上的优化。该算法的核心思想是通过将等待发送的数据包队列序号组织成一个链表，每轮服务时，先将队列的令牌数增加一个预设值，这个值等于每次允许发送的字节数。在服务队列时，首先检查队头数据包的长度，如果小于队列剩余令牌数，则服务并更新令牌数；若不满足条件，则将数据包移到链表尾部，继续处理下一个队列。当队列为空时，将其从链表中移除。 算法的关键在于，为了决定是否发送数据包，需要在发送前知道其长度，这增加了系统的开销。然而，通过持续服务满足条件的队列，直到其令牌用完，该算法旨在减少输出突发性，即避免多个队列在同一时间请求发送大量数据，从而导致系统性能下降。 文中提到的调度算法适用于存储器型交换机，这种交换结构分为共享存储器结构和非共享存储器结构。在共享存储器结构中，由于并发限制，一次时隙中只能处理有限的数据块传输。对于本文提出的改进算法，通过合理配置令牌分配和队列策略，理论上可以提升交换机的整体吞吐量，减少存储器的写入和读出次数。 文章还给出了算法的具体参数定义，如队列编号、令牌分配数量、队列令牌数、最大数据包长度以及队列总数。算法流程包括数据包的入队、调度链表的维护和出队操作。该算法是在国家自然科学基金项目的背景下进行研究的，并指出其可能的应用场景和潜在优势。 本文提供了一种针对数据包调度问题的创新解决方案，旨在提高交换机的效率，降低输出突发性，适合在共享存储器交换架构中实施。