联发科数字IC设计2012笔试题 - CSDN文库

需积分: 31 194 浏览量更新于2023-10-20 评论 5 收藏 1.91MB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

2012 联发科数字 IC 设计第一波笔试题

一、请写出 unix 系统下创建文件夹、删除文件夹、XX、XX 和 XX 操作的

命令。

因为这道题本人完全不会，所以基本上就瞅了一眼，后面几个就不清楚了，

但是可以肯定的是都是很基本的操作(*^__^*)。

二、简答题

（1）请解释 Latch 与 flip-flop 的区别；

latch 和 flip-flop 都是时序逻辑，区别为：latch 同其所有的输入信号相关，当输入信号变

化时 latch 就变化，没有时钟端；flip-flop 受时钟控制，只有在时钟触发时才采样当前的输

入，产生输出。当然因为二者都是时序逻辑，所以输出不但同当前的输入相关还同上一时

间的输出相关。

Latch 缺点：

1、没有时钟端，不受系统同步时钟的控制，无法实现同步操作；

2、对输入电平敏感，受布线延迟影响较大，很难保证输出没有毛刺产生；

（2） XXX

（3）请解释 setup time 和 hold time 之间的区别；

Setup/holdtime 是测试芯片对输入信号和时钟信号之间的时间要求。

Setup time是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。

输入信号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个 T 就是建

立时间- Setuptime.如不满足 setuptime,这个数据就不能被这一时钟打入触

发器，只有在下一个时钟上升沿，数据才能被打入触发器。

holdtime是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如

果 holdtime 不够，数据同样不能被打入触发器。

（4）

（5） XXX

（6） XXX

这里边的好多题里边的术语没见过，或者说没印象了，也属于想做都没法

下手的，所以也没花太多时间，请大家参加过的补充下嘛。

三、下图是一个 4 位右移寄存器，0 时刻的初始状态为 0110，请写出 5 个时

刻后的输出。（这是问哦唯一会的一道题，可是只有 5 分⊙﹏⊙b）

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余1页未读，立即下载

评论0

shanshan_119

粉丝: 1
资源: 2

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈