![](https://csdnimg.cn/release/download_crawler_static/87203487/bg6.jpg)
图 1-1 中的“预置门信号〞CL 由单片机发出,CL 的时间宽度对测频精度几
乎没有影响,在此设其宽度为 Tpr。BZH 和 TF 模块是两个可控的 32 位高速计数
器,EN 为它们的技术允许信号端,高电平有效。
标准频率信号从 BZH 的时钟输入端 BCLK 输入,设其频率为 Fs;经放大整
形后的被测信号从与 BZH 相似的 32 位计数器 TF 的时钟输入端 TCLK 输入,设
其真实频率值为 Fxe,被测频率为 Fx。测频原理说明如下:
测频开场前,首先发出一个清零信号 CLR,使两个计数器和 D 触发器清零,
同时通过信号 EN,制止两个计数器计数。这是一个初始化操作。如果系统启动
不能正常清零,可以由外部的按键强制清零。
然后由单片机发出允许测频信号,即令预置门控信号 CL 为高电平〔把图 1-1
和图 1-2 结合起来看〕,这时 D 触发器要一直等到被测信号的上升沿通过时 Q 端
才被置 1〔即令 START 为高电平〕,与此同时,将同时启动计数器 BZH 和 TF,
进入图 1-2 所示的“计数允许周期〞。在此期间,BZH 和 TF 分别对被测信号〔频
率为 Fx〕和标准频率信号〔Fs=100MHz〕同时计数。当 Tpr 秒后,预置门信号被
单片机置为低电平,但此时两个计数器仍没有停顿计数,一直等到随后而至的被
测信号的上升沿到来时,才通过 D 触发器将这两个计数器同时关闭。由图 1-2 可
见,CL 的宽度和发生的时间都不会影响这样一个事实,计数使能信号〔START〕
允许计数的周期总是恰好等于待测信号 TCLK 的完整周期数,这正是确保 TCLK
在任何频率条件下都能保持恒定精度的关键。而且,CL 宽度的改变以及随机的
出现时间造成的误差最多只有 BCLK 信号的一个时钟周期,但是 BCLK 是倍频后
的 100MHz 信号,那么任何时刻的绝对测量误差只有亿分之一秒。
被测频率值为 Fx,标准频率为 Fs,设在一次预置门时间 Tpr 中对被测信号计
数值为 Nx,对标准信号的计数值为 Ns,那么下式成立:
Nx / Fx = Ns / Fs……………………①
由此式可推得:
Fx = ( Fs×Nx ) / Ns…………………②