FPGA实现的基于CCIR656两画面分割系统

"本文主要介绍了一种基于FPGA的两画面分割系统，该系统能够接收两路摄像头输入的PAL制式模拟视频信号，通过画面分割和重组技术，在一个监视器上同时显示两个视频源。系统采用了SAA7113视频解码芯片进行A/D转换，将模拟信号转化为遵循CCIR656协议的数字信号。FPGA负责视频信号的提取、重组，并将数据流送入SRAM缓冲，随后按照SAA7121编码芯片的时序要求，将数据取出并进行数模转换，输出为YUV视频分量。设计采用了自上而下的层次化、结构化方法，旨在提供高质量的两画面分割解决方案，适用于电视网络监控、银行、商场等领域的实时监控需求。" 本文的研究重点在于基于CCIR656标准的视频画面处理技术，特别是两画面的分割与重组。CCIR656是一种广泛使用的数字视频接口标准，它定义了视频数据的帧率、像素格式和数据传输方式。在该系统中，CCIR656协议被用来规范视频信号的数字化过程，确保信号在不同组件之间的准确传递。 系统的核心是FPGA（Field-Programmable Gate Array），它是一种可编程逻辑器件，能高效地执行复杂的并行处理任务。在本文的系统中，FPGA扮演着关键角色，它处理两路视频信号的提取、分割和重组，确保两个独立的视频源可以在同一屏幕上并排显示，而不会影响图像质量。 为了实现这一功能，系统首先利用SAA7113视频解码芯片将两路模拟视频信号转换为数字信号。SAA7113是一款高性能的视频解码器，支持多种视频制式，包括PAL。接着，FPGA对这些数字信号进行处理，完成画面的分割和重组操作。这里，FPGA的灵活性和并行处理能力得以体现，使得画面分割功能得以实现。 处理后的视频数据流被送入SRAM（Static Random-Access Memory）缓冲存储器，以确保连续的数据流输出。SRAM是一种高速缓存，能够快速读取和写入数据，对于实时视频处理至关重要。当需要输出时，FPGA根据视频编码芯片SAA7121的时序要求，从SRAM中读取数据，并通过SAA7121进行数模转换，将数字信号还原为模拟信号，最终输出为YUV分量视频，适配显示器的显示要求。 该设计的目的是解决多路视频监控的需求，尤其是对于需要同时观察多个监控点的场合，如电视网络监控、银行、商场和军事设施等。传统的多监视器方案不仅成本高，占用空间大，而且使用不便。基于FPGA的两画面分割器提供了一种经济、高效的解决方案，能够在单一显示器上同时显示两个监控画面，提高了资源利用率和监控效率。 此外，文中指出，当前市场上的多路画面分割器往往因为分辨率低而导致画质不佳，而高分辨率产品则价格昂贵。此设计通过FPGA实现的两画面分割，兼顾了画质和成本，为实际应用提供了可行的选择。 关键词涉及的技术点包括画面重组、CCIR656标准、FPGA技术以及Verilog HDL（硬件描述语言），这些都是构建该视频处理系统的关键技术和工具。通过这些技术的综合应用，设计者成功地构建了一个高效、灵活的两画面分割系统，满足了现代监控系统的需求。