![](https://csdnimg.cn/release/download_crawler_static/88044079/bg4.jpg)
面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要
便于内部信号的连接,要尽量节省芯片面积以减少制作成本。焊盘的布局还应该
便于测试,特别是晶上测试。
3、 分层设计:按照电路功能划分整个电路,对每个功能块进行再划分,每一个
模块对应一
6、 寄生与仿真:在实际电路的制作过程中,会产生寄生参数,它们分别为:寄
生电容、寄生电感和寄生电阻。
7、 版图完成:后端数据接口处理,确认芯片版图的设计和尺寸,落实相关
Foundry 的流片计划,确认设计数据(GDSII 文件)大小。
布局时注意事项
1、 布局前的准备: 在正确的路径下打开 icfb; 查看捕捉点设置是否正确.18 工
艺为 0.001,.25 工艺为 0.01,035 工艺为 0.05;布局前考虑好出 PIN 的方向和位
置;布局前分析电路,完成同一功能的 MOS 管画在一起
2、 布局时注意:更改原理图后一定记得 check and save;完成每个 cell 后要归
原点;尽量用最上层金属接出 PIN;金属上走过的电压很大时,为避免尖角放电,
拐角处用斜角,不能走 90 度的直角。
3、 节省面积的途径:电源线下面可以画有器件.节省面积.数字电路版图主要是
要节省面积,减小面积。
相关软件的介绍:
目前大部分 IC 公司采用的是 UNIX 系统, 使用版本是 SunSolaris。版图设计软
件通常为 Cadence , 它是一个大型的 EDA 软件,它几乎可以完成电子设计的方
方面面,包括 ASIC 设计、FPGA 设计和 PCB 设计。软件操作界面人性化,使用方
便,安全可靠,但价格较昂贵。
五、画二级反相器的流程(The Process of Drawing Two
Inverters)
1.后端电路设计
前序(打开 Cadence 软件)
1.1 开启 linux 系统
双击桌面虚拟机的图标