Cadence版图设计是一种广泛应用于集成电路制造过程中的软件工具,它通过Virtuoso编辑器提供了一整套设计流程,包括从库管理、电路设计到版图绘制的全面支持。本资源的核心内容围绕Cadence CDS (Cadence Design System) SPICE的使用,特别是针对非门版图设计进行深入讲解。
在开始设计之前,首先需要通过Library Manager创建一个新的库,如myLib。在这个阶段,关键在于技术文件的选择,因为版图设计需要一个专门的技术文件,可以选择新建或附加现有文件。如果新建,用户需要输入ASCIITechnologyFile,如csmc1o0.tf。
接着,创建名为inv的单元电路,包括schematic view、symbol view和layout view。对于schematic view,介绍了PMOS和NMOS晶体管的尺寸设置,如长度和宽度。在layout view中,用户通过Virtuoso-Layout工具打开并开始版图设计,这涉及到了Iconmenu和Menu banner,这两个工具栏提供了丰富的命令和快捷键,如Zoom In/Out功能用于缩放视图,Save则用于保存编辑内容。
第二章详细介绍了绘制inverter掩膜版图的具体步骤,包括打开inv cell的layout view,进入Virtuoso Editing窗口,该窗口由Iconmenu、Menu banner和Status banner组成。Iconmenu列出了常用的设计命令,只需鼠标悬停即可查看对应指令;Menu banner则按照功能类别组织了编辑命令,例如使用快捷键Z进行2倍缩小。
Cadence版图设计文档着重于Virtuoso编辑器的操作指南,强调了新建库、技术文件管理和基本版图构建的过程,以及实际操作中的工具使用和常见功能的掌握。这对于理解和实践Cadence设计工具的工程师来说,是一份宝贵的参考资料。通过跟随文档中的示例,设计师可以逐步掌握版图设计的基本技能,从而高效地完成复杂的集成电路设计项目。