虚拟存储器与TLB：未对齐访问的影响与处理

"TLB和未对齐的存储器访问-um0492_stm32f103xx_永磁同步电机_pmsm_foc软件库_用户手册_中文版(st&uet)" 这篇文档是关于MIPS架构中的TLB（Translation Lookaside Buffer）和未对齐内存访问的详细解释，适用于MIPS32指令集。TLB是一种硬件机制，用于加速虚拟地址到物理地址的转换，而未对齐的内存访问则涉及在数据边界不匹配时的存取操作。 在MIPS架构中，未对齐的内存访问是指当读写操作不是从数据类型边界开始时的情况。比如，尝试读取一个32位整数，但它的起始地址不在4字节的倍数上。按照描述，这种访问会被拆分成两个或多个部分，分别从虚拟地址空间的两端执行。对于32位虚拟地址，如果一个N字节的访问从虚拟地址空间的顶部开始，它会访问M个字节，然后跨越到虚拟地址空间的低端继续访问剩余的NM字节。同样的逻辑也适用于64位虚拟地址。 建筑规则B-13指出，对于32位和64位的跨越MIPS段边界的包裹，没有特殊的处理。这意味着，即使访问跨过不同段，只要权限和状态一致，仍然可以进行。然而，如果未对齐的内存访问导致任何部分落在物理地址空间之外，根据建筑规则B-14，系统必须触发地址错误异常。 在涉及TLB的情况下，建筑规则B-15规定，如果错位的内存访问会触发生命TLB缺失，那么应该在处理异常之前阻止任何实际的访问。这确保了在未命中TLB时，不会发生错误的物理地址访问。 文档中的这部分内容主要针对MIPS32架构的程序员，详细阐述了处理器如何处理可能导致效率降低或错误的未对齐内存访问，并强调了TLB在处理这些情况时的作用。这对于理解和优化MIPS32系统中的内存访问性能至关重要。同时，它还提醒开发者需要注意避免可能导致异常的未对齐访问，以确保程序的正确性和系统的稳定性。