1.75GHz高集成度CMOS窄带发射机设计

"高度集成的1.75GHzCMOS发射机设计教程.pdf" 是一篇发表在 IEEE Journal of Solid-State Circuits 的文章，主要探讨了一种1.75-GHz的高集成度窄带CMOS发射机。该发射机采用了创新的谐波抑制混频器和宽带锁相环（PLL）技术，旨在实现高度集成和优秀的射频性能。 文章中提到的关键技术点包括： 1. **谐波抑制混频器**：这种混频器设计用于消除对离散中频滤波器的需求，减少了组件数量，简化了系统结构。通过抑制谐波，它能够提高发射机的频率选择性和整体效率。 2. **宽带锁相环（PLL）**：使用宽环路带宽的PLL可以实现低相位噪声，这是射频发射机中的关键指标。同时，这种设计允许完全集成的合成器，降低了成本并提升了系统性能。 3. **完全集成的频率合成器**：发射机包含了两个这样的频率合成器，从数字模拟转换器到功率放大器的整个传输路径都在单芯片上完成，展示了高度的集成度。 4. **测试缓冲器**：在功率放大器（PA）之前引入测试缓冲器，允许在不破坏发射机性能的情况下进行测试。这有助于在实际应用中评估发射机的性能，特别是在调制DCS-1800 GMSK信号时，相位误差小于1.3 rms。 5. **功耗与输出能力**：样机在3V电源下消耗151mA电流，表明其具有良好的能效。此外，它能够驱动25dBm的C类PA，且输出性能稳定。 6. **发射机性能**：即使在与测试缓冲区连接后，发射机的表现仍然保持不变，这表明设计的稳定性与抗干扰能力。 7. **作者贡献**：文章由多个知名学者共同撰写，包括来自University of Washington Seattle的Jacques Rudell、Sebastien Dedieu以及University of California, Berkeley的Paul R Gray等人，他们在射频/微波领域有着丰富的研究经验。 这篇文章详细介绍了一种高效的1.75GHz CMOS发射机设计，其创新点在于使用了谐波抑制混频器和宽带锁相环，实现了高度集成的单芯片解决方案，同时保证了低相位噪声和良好的射频性能。这些技术和设计思路对于理解和改进现代无线通信系统的射频前端设计具有重要价值。