<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
<tool name="Splitter">
<a name="facing" val="north"/>
<a name="fanout" val="4"/>
<a name="incoming" val="4"/>
</tool>
<tool name="Pin">
<a name="facing" val="north"/>
<a name="labelloc" val="north"/>
<a name="labelfont" val="Dialog plain 12"/>
</tool>
<tool name="Probe">
<a name="facing" val="west"/>
<a name="radix" val="10signed"/>
<a name="labelloc" val="north"/>
<a name="labelfont" val="Dialog plain 12"/>
</tool>
<tool name="Tunnel">
<a name="facing" val="east"/>
<a name="width" val="32"/>
<a name="label" val="tunnel"/>
<a name="labelfont" val="Dialog plain 12"/>
</tool>
<tool name="Pull Resistor">
<a name="facing" val="north"/>
</tool>
<tool name="Clock">
<a name="facing" val="north"/>
<a name="labelfont" val="Dialog plain 12"/>
</tool>
<tool name="Constant">
<a name="value" val="0x0"/>
</tool>
<tool name="Bit Extender">
<a name="in_width" val="32"/>
<a name="out_width" val="1"/>
</tool>
</lib>
<lib desc="#Gates" name="1">
<tool name="NOT Gate">
<a name="size" val="20"/>
<a name="labelfont" val="Dialog plain 12"/>
</tool>
<tool name="Buffer">
<a name="width" val="3"/>
<a name="labelfont" val="Dialog plain 12"/>
</tool>
<tool name="AND Gate">
<a name="width" val="16"/>
<a name="size" val="30"/>
<a name="inputs" val="2"/>
<a name="labelfont" val="Dialog plain 12"/>
</tool>
<tool name="OR Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
<a name="labelfont" val="Dialog plain 12"/>