基于VHDL的硬件电子琴电路设计详解：SPEAKER与TONE模块

本篇文档介绍了基于EDA（电子设计自动化）的硬件电子琴电路设计实验，主要应用于PC机环境，操作系统为Windows XP，使用Quartus II 5.1设计平台和GW48系列SOPC/EDA实验开发系统。实验的核心在于构建一个由主系统、SPEAKER.VHD和TONE.VHD两个功能模块组成的电路。 首先，实验目标包括学习VHDL语言的图形化设计方法以及利用数控分频器设计硬件电子琴的实践。VHDL是一种描述数字电路行为的语言，通过图形化的工具，如Quartus II的图形编辑器，可以更直观地设计和验证电路。 TONE模块是音阶发生器的关键部分，当输入的8位INDEX信号中某一位为高电平时，它会输出对应的音阶数值作为分频预置值，并通过CODE端口显示简谱数字，如'5'，以及HIGH端口指示音阶的高低。该模块的工作原理类似于一个纯组合电路，其中的音阶频率是由分频比决定的，例如，Tone <= 1290代表的是某个特定音阶的分频值。 SPEAKER模块则是利用一个预置值可变的加法计数器作为数控分频器，当接收到TONE模块的2进制数值后，对12MHz的CLK12MHZ频率进行分频，最终驱动扬声器发声。用户可以通过图形编辑器操作，将Tone和Speaker模块组合成顶层电路，并进行编译、仿真、下载和硬件测试。 实验步骤包括构建顶层图形文件，通过新建的图形编辑窗口导入Tone和Speaker模块，进行连线形成完整的电路，然后根据实验电路模式3进行配置，如设置输入频率为12MHz，用INDEX控制音阶，使用数码管和发光管显示简谱和音阶级别。整个过程强调了理论知识与实际操作的结合，旨在提升学生的硬件设计技能和实践能力。