NCverilog：仿真工具详解与Verilog-XL及Modelsim/VCS对比

本文档主要介绍了常用的仿真工具及其特点，以NCverilog作为核心焦点。首先，文章概述了两种主要的仿真器类型：事件驱动（event-driven）和周期驱动（cycle-based）。事件驱动仿真器如标准仿真器，它们精确模拟设计的时序特性，适用于异步设计的仿真，但速度相对较慢。周期驱动仿真器，如某些未提及的品牌，虽然速度较快，但无法准确模拟异步电路或验证时序。 NCverilog被着重讨论，作为一种native compiled型仿真工具，它相较于Verilog-XL具有显著优势。NCverilog的特点包括： 1. **性能提升**：NCverilog在门级仿真中表现出色，速度比Verilog-XL快约6倍，这归功于其编译优化，使得代码执行更快。 2. **兼容性**：NCverilog与IEEE1364规范兼容，确保设计的正确性和标准化。 3. **结构优势**：与Verilog-XL相比，NCverilog的架构更强大，修复了更多bug，提供更稳定的结果。 4. **与Modelsim/VCS比较**：在RTL级和行为级仿真中，NCverilog、Modelsim和VCS表现相似，但在门级仿真中，NCverilog的速度最为突出，Modelsim较慢，而VCS速度略逊于NCverilog。 此外，文档还提到了Cadence的LDV工具包，其中包含了AffirmaNC系列的仿真器，包括针对不同Verilog版本的模拟器。值得注意的是，LDV 5.0版本已不再包含Verilog-XL，但verilog-xl的命令选项对NCverilog仍然兼容，因此Verilog-XL的相关教程可以作为参考。 最后，NCverilog采用Interleaved Native Compiled Code Architecture（交织原生编译码架构），这可能提供了更高的效率和更低的内存消耗。 本文为想要深入了解和选择合适的仿真工具的工程师提供了关于NCverilog和其他主流仿真器的实用信息，帮助他们根据具体需求做出明智决策。