基于Vivado的1Hz/64Hz LED驱动与256进制计数器设计

本实验是关于基于Xilinx Vivado平台实现LED驱动与控制的设计，采用Verilog语言进行编程。实验的主要目的是通过三个开关控制LED灯的不同显示模式，如全灭、左右移动、交替亮灭以及全亮状态，并模拟沙漏效果。硬件设备包括xc7a75tfgg484硬件开发板和Vivado工具。 实验内容分为两部分： 1. **LED控制逻辑**: - 使用五个输入端口（rst, clk, 和三个按钮BTN）来控制LED灯的显示模式。开关组合对应不同的LED状态，如000代表全灭，001为左移，010为右移，011为交替亮灭，100为全亮。 - LED有7个输出端口，其中最后一个LED的亮灭周期需达到0.015625秒，即64Hz的频率，因此需要设计一个64Hz的分频器和一个256进制计数器，确保沙漏效果的正确显示。 2. **硬件与软件设计**: - 实验设计采用Vivado工具，首先构建了一个1Hz的分频器(div_clk)以控制LED的总体变化周期，通过100MHz系统时钟分频得到1Hz的输出。实验频率调整为1000Hz时，用于仿真以便观察。 - 对于64Hz的分频器(div_clk_64)，其工作原理与1Hz分频器类似，实验时的十六进制数值为000bebc1，而仿真时为00003d08（3200Hz）。 - mod256cnt计数器模块负责256进制计数，每64Hz时钟上升沿触发计数器加1，用于控制沙漏的周期性变化。 在整个设计过程中，学生需理解并运用Verilog语言进行模块化设计，包括顶层模块划分（div_clk, div_clk_64, mod256cnt, 和 true_ledLED设计模块），以及时序逻辑分析和计算分频因子。此外，实验还涉及硬件接口设计，如输入输出端口的连接和信号处理。通过这个项目，学生能够增强对数字逻辑设计、硬件描述语言以及Vivado工具的实际操作能力。