"Intel手册第二卷1267双语对照，适合初学者阅读的软件开发者指南"

需积分: 9 68 浏览量更新于2023-12-19 收藏 47.23MB PDF 举报

，2D, 3A, 3B, 3C, and 3D, describe the architecture and programming environment of the Intel 64 and IA-32 processors. This includes detailed descriptions of the instruction set and architecture, as well as the programming model, memory management, and other key aspects of the processors. Volume 2A of the manual, titled "Instruction Set Reference, A-M," provides a comprehensive reference for the instruction set of the Intel 64 and IA-32 processors. The manual contains detailed descriptions of each instruction, including its syntax, operation, and usage. It also includes information on addressing modes, interrupts, and exceptions. The manual is presented in a dual-language format, with both English and Chinese translations side by side. This allows for easy comparison and understanding for readers who are more comfortable with one language over the other. The translations are generally accurate and provide a good understanding of the content, although there may be some minor discrepancies in certain sections. Overall, the manual is a valuable resource for software developers, system architects, and anyone else working with Intel 64 and IA-32 processors. Its comprehensive coverage of the instruction set and architecture, along with the dual-language format, make it a useful reference for understanding and programming these processors. In conclusion, Intel's Volume 2A of the Software Developer’s Manual provides a thorough and detailed description of the instruction set of the Intel 64 and IA-32 processors. The dual-language format and comprehensive coverage make it a valuable resource for anyone working with these processors.

ABOUT THIS MANUAL

1-8 Vol. 2A

关于本手册

•

英特尔公司

Fortran编译器文档和联机帮助：

http://software.intel.com/en-us/articles/intel-

compilers/

•

英特尔公司

软件开发工具：

https://software.intel.com/en-us/intel-sdp-

home

•

英特尔公司

64和IA-32体系结构软件开发人员手册（一卷、四卷或十卷）：

https://software.intel.com/en-us/articles/intel-sdm

•

英特尔公司

64和IA-32体系结构优化参考手册：

https://software.intel.com/en-us/articles/intel-sdm#optimization

•

英特尔64体系结构x2APIC规范：

http://www.intel.com/content/www/us/en/architecture-and-technology/64-architecture-x2apic-specifi-阳离子。

html

•

英特尔公司

Trusted Execution Technology Measured Launched Environment编程指南：

http://www.intel.com/content/www/us/en/software-developers/intel-txt-software-development-

guide.html

•

开发多线程应用程序：平台一致性方法：

https://software.intel.com/sites/default/files/article/147714/51534-developing-multithreaded-applica-选项。

pdf格式

•

在Intel上使用自旋循环

奔腾

4处理器和Intel

至强

处理器：

https://software.intel.com/sites/default/files/22/30/25602

•

性能监控单元共享指南

http://software.intel.com/file/30388

有关未来英特尔处理器所选功能的资料，请访问：

•

英特尔公司

架构指令集扩展编程参考https://software.intel.com/en-

us/isa-extensions

•

英特尔公司

软件保护扩展（Intel

SGX）编程参考

https://software.intel.com/en-us/isa-extensions/intel-sgx

更多相关链接包括：

•

英特尔公司

开发商区域：

https://software.intel.com/en-

•

开发人员中心：

http://www.intel.com/content/www/us/en/hardware-developers/developer-centers.html

•

处理器支持常规链接：

http://www.intel.com/support/processors

•

英特尔公司

超线程技术（Intel

HT技术）：

http://www.intel.com/technology/platform-technology/hyper-threading/index.htm

Vol. 2A 2-1

CHAPTER 2

INSTRUCTION FORMAT

This chapter describes the instruction format for all Intel 64 and IA-32 processors. The instruction format for

protected mode, real-address mode and virtual-8086 mode is described in Section 2.1. Increments provided for IA-

32e mode and its sub-modes are described in Section 2.2.

2.1 INSTRUCTION FORMAT FOR PROTECTED MODE, REAL-ADDRESS MODE,

AND VIRTUAL-8086 MODE

The Intel 64 and IA-32 architectures instruction encodings are subsets of the format shown in Figure 2-1. Instruc-

tions consist of optional instruction prefixes (in any order), primary opcode bytes (up to three bytes), an

addressing-form specifier (if required) consisting of the ModR/M byte and sometimes the SIB (Scale-Index-Base)

byte, a displacement (if required), and an immediate data field (if required).

2.1.1 Instruction Prefixes

Instruction prefixes are divided into four groups, each with a set of allowable prefix codes. For each instruction, it

is only useful to include up to one prefix code from each of the four groups (Groups 1, 2, 3, 4). Groups 1 through 4

may be placed in any order relative to each other.

• Group 1

— Lock and repeat prefixes:

• LOCK prefix is encoded using F0H.

• REPNE/REPNZ prefix is encoded using F2H. Repeat-Not-Zero prefix applies only to string and

input/output instructions. (F2H is also used as a mandatory prefix for some instructions.)

• REP or REPE/REPZ is encoded using F3H. The repeat prefix applies only to string and input/output

instructions. F3H is also used as a mandatory prefix for POPCNT, LZCNT and ADOX instructions.

Figure 2-1. Intel 64 and IA-32 Architectures Instruction Format

Instruction

Prefixes

Opcode

ModR/M

SIB

Displacement

Immediate

Mod R/M

Reg/

Opcode

Scale

Base

Index

Immediate

data of

1, 2, or 4

bytes or none

Address

displacement

of 1, 2, or 4

bytes or none

1 byte

(if required)

1 byte

(if required)

1-, 2-, or 3-byte

opcode

Prefixes of

1 byte each

(optional)

1, 2

1. The REX prefix is optional, but if used must be immediately before the opcode; see Section

2.2.1, “REX Prefixes” for additional information.

2. For VEX encoding information, see Section 2.3, “Intel® Advanced Vector Extensions (Intel®

AVX)”.

3. Some rare instructions can take an 8B immediate or 8B displacement.

ABOUT THIS MANUAL

Vol. 2A 2-1

的前缀 1、2或3字节1字节

每个操作码1字节（可

选）

（如果需

要）

1字节

（如果需

要）

住址

立即的

取代 1、2或4

的数据

1、2或4

字节或无

REX前缀是可选的，但如果使用，则必须紧跟在操作码之前；更多信息请参见第2.2.1节

“REX

前缀”。

有关VEX编码信息，请参阅第2.3节“Intel®Advanced Vector Extensions（Intel®AVX）”。

一些罕见的指令可能需要8B立即或8B置换。

摩登

派青

年

注册码

/操作码

兰特/

米

规模

指数

基础

第

章指令格

式

本章介绍所有Intel 64和IA-32处理器的指令格式。第2.1节描述了受保护模式、实地址模式和虚拟8086模式的指令格式。第2.2节

描述了IA-32e模式及其子模式的增量。

2.1

保护模式、实地址模式和虚拟8086模式的指令格式

英特尔64和IA-32体系结构指令编码是图2-1所示格式的子集。指令包括可选指令前缀（按任何顺序）、主操作码字节（最多三个

字节）、寻址形式说明符（如果需要），该说明符由ModR/M字节组成，有时还包括SIB（标度索引基）字节、位移（如果需要）

和立即数据字段（如果需要）。

指示

前缀

操作码

ModR/M

同

胞

取代

立即的

图2-1：。英特尔64和IA-32体系结构指令格式

2.1.1

指令前缀

指令前缀分为四组，每组都有一组允许的前缀代码。对于每一条指令，只需从四个组（组1、2、3、4）中的每一组中包含最多一

个前缀代码即可。第1组到第4组可以按照彼此相关的任何顺序排列。

•

第1组

— 锁定并重复前缀：

• 锁定前缀使用F0H编码。

• REPNE/REPNZ前缀使用F2H编码。重复非零前缀仅适用于字符串和输入/输出指令。（对于某些指令，

F2H也用作强制前缀。）

• REP或REPE/REPZ使用F3H编码。重复前缀仅适用于字符串和输入/输出指令。F3H还用作POPCNT、LZCNT

和ADOX指令的强制前缀。

2-2 Vol. 2A

INSTRUCTION FORMAT

— BND prefix is encoded using F2H if the following conditions are true:

• CPUID.(EAX=07H, ECX=0):EBX.MPX[bit 14] is set.

• BNDCFGU.EN and/or IA32_BNDCFGS.EN is set.

• When the F2 prefix precedes a near CALL, a near RET, a near JMP, a short Jcc, or a near Jcc instruction

(see Chapter 17, “Intel

MPX,” of the Intel

64 and IA-32 Architectures Software Developer’s Manual,

Volume 1).

• Group 2

— Segment override prefixes:

• 2EH—CS segment override (use with any branch instruction is reserved).

• 36H—SS segment override prefix (use with any branch instruction is reserved).

• 3EH—DS segment override prefix (use with any branch instruction is reserved).

• 26H—ES segment override prefix (use with any branch instruction is reserved).

• 64H—FS segment override prefix (use with any branch instruction is reserved).

• 65H—GS segment override prefix (use with any branch instruction is reserved).

— Branch hints

• 2EH—Branch not taken (used only with Jcc instructions).

• 3EH—Branch taken (used only with Jcc instructions).

• Group 3

• Operand-size override prefix is encoded using 66H (66H is also used as a mandatory prefix for some

instructions).

• Group 4

• 67H—Address-size override prefix.

The LOCK prefix (F0H) forces an operation that ensures exclusive use of shared memory in a multiprocessor envi-

ronment. See “LOCK—Assert LOCK# Signal Prefix” in Chapter 3, “Instruction Set Reference, A-L,” for a description

of this prefix.

Repeat prefixes (F2H, F3H) cause an instruction to be repeated for each element of a string. Use these prefixes

only with string and I/O instructions (MOVS, CMPS, SCAS, LODS, STOS, INS, and OUTS). Use of repeat prefixes

and/or undefined opcodes with other Intel 64 or IA-32 instructions is reserved; such use may cause unpredictable

behavior.

Some instructions may use F2H,F3H as a mandatory prefix to express distinct functionality.

Branch hint prefixes (2EH, 3EH) allow a program to give a hint to the processor about the most likely code path for

a branch. Use these prefixes only with conditional branch instructions (Jcc). Other use of branch hint prefixes

and/or other undefined opcodes with Intel 64 or IA-32 instructions is reserved; such use may cause unpredictable

behavior.

The operand-size override prefix allows a program to switch between 16- and 32-bit operand sizes. Either size can

be the default; use of the prefix selects the non-default size.

Some SSE2/SSE3/SSSE3/SSE4 instructions and instructions using a three-byte sequence of primary opcode bytes

may use 66H as a mandatory prefix to express distinct functionality.

Other use of the 66H prefix is reserved; such use may cause unpredictable behavior.

The address-size override prefix (67H) allows programs to switch between 16- and 32-bit addressing. Either size

can be the default; the prefix selects the non-default size. Using this prefix and/or other undefined opcodes when

operands for the instruction do not reside in memory is reserved; such use may cause unpredictable behavior.

1. Some earlier microarchitectures used these as branch hints, but recent generations have not and they are reserved for future hint

usage.

INSTRUCTION FORMAT

指令格式

— 如果满足以下条件，则使用F2H对BND前缀进行编码：

• CPUID。（EAX=07H，ECX=0）：EBX。设置MPX[位14]。

• BNDCFGU。EN和/或IA32\U BNDCFGS。EN已设置。

• 当F2前缀位于near调用、near RET、near JMP、短Jcc或near Jcc指令之前时（请参阅第17章“英特尔

英特尔公

司的MPX

和

IA-32

体系结构软件开发人员手册，第

卷）。

•

第2组

— 段替代前缀：

• 2EH-CS段覆盖（保留与任何分支指令一起使用）。

• 36H-SS段覆盖前缀（保留与任何分支指令一起使用）。

• 3EH-DS段覆盖前缀（保留与任何分支指令一起使用）。

• 26H-ES段覆盖前缀（保留与任何分支指令一起使用）。

• 64H-FS段覆盖前缀（保留与任何分支指令一起使用）。

• 65H-GS段覆盖前缀（保留与任何分支指令一起使用）。

— 分支提示

• 2EH分支未执行（仅与Jcc指令一起使用）。

• 执行3EH分支（仅与Jcc指令一起使用）。

•

第3组

• 操作数大小重写前缀使用66H编码（66H也用作某些指令的强制前缀）。

•

第4组

• 67H地址大小覆盖前缀。

锁定前缀（F0H）强制执行一项操作，以确保在多处理器环境中独占使用共享内存。有关此前缀的说明，请参阅第3章“指令集参

考，A-L”中的“LOCK Assert LOCK#Signal Prefix”。

重复前缀（F2H，F3H）导致对字符串的每个元素重复一条指令。这些前缀只能用于字符串和I/O指令（MOV、CMP、SCA、

LOD、STOS、INS和OUT）。保留对其他英特尔64或IA-32指令使用重复前缀和/或未定义的操作码；这种使用可能会导致不可

预测的行为。

一些指令可能使用F2H、F3H作为强制前缀来表示不同的功能。

分支提示前缀（2EH，3EH）允许程序向处理器提示分支最可能的代码路径。这些前缀只能与条件分支指令（Jcc）一起使用。保

留对“英特尔64”或“IA-32”指令的分支提示前缀和/或其他未定义操作码的其他使用；这种使用可能会导致不可预测的行为。

操作数大小覆盖前缀允许程序在16位和32位操作数大小之间切换。任意大小都可以是默认值；使用前缀可选择非默认大小。

一些SSE2/SSE3/SSSE3/SSE4指令和使用主操作码字节的三字节序列的指令可能会使用66H作为表示不同功能的强制前缀。

保留66H前缀的其他用途；这种使用可能会导致不可预测的行为。

地址大小覆盖前缀（67H）允许程序在16位和32位寻址之间切换。任意大小都可以是默认值；前缀选择非默认大小。当指令的操作

数不在内存中时，保留使用此前缀和/或其他未定义的操作码；这种使用可能会导致不可预测的行为。

一些早期的微体系结构将其用作分支提示，但最近几代微体系结构没有这样做，它们是为将来的提示使用而保留的。

剩余311页未读，继续阅读

a842518839

粉丝: 0
资源: 12

"Intel手册第二卷1267双语对照，适合初学者阅读的软件开发者指南"

0.10.1版本沉浸式双语对照网页与PDF翻译插件发布

智译网页翻译插件：AI翻译+双语对照，支持多语言互译

JUnit Platform Engine中文-英文双语对照手册

沉浸式翻译 双语对照网页翻译 & PDF文档翻译 0.10.1

【浏览器插件】智译网页翻译 自动翻译 双语对照 AI对话.zip

源码-科学 PDF 文档翻译及双语对照工具

SD WebUI双语对照翻译插件.zip

中英双语对照语料

文档编辑双语对照软件

Miracast-Specification-v2.2 双语翻译对照版/中文版

最新资源

沉浸式翻译双语对照网页翻译 & PDF文档翻译 0.10.1

【浏览器插件】智译网页翻译自动翻译双语对照 AI对话.zip