国内首个RISC-V处理器：蜂鸟E200开源与SoC原型详解

需积分: 50 49 浏览量更新于2024-07-18 收藏 5.33MB PDF 举报

蜂鸟E200是一款基于RISC-V指令集架构的处理器芯片内核和SoC原型，它在国内首次实现了RISC-V技术的应用，具有开源和灵活性的优势。本文档详细介绍了蜂鸟E200系列的开发过程、设计特点和使用方法。 1. **RISC-V指令集架构**：RISC-V是一种开放源码的指令集架构，强调可扩展性和可定制性，适用于多种应用场景，如嵌入式系统和高性能计算。蜂鸟E200的采用表明了中国在这个领域的发展和对开源技术的支持。 2. **代码层次结构与测试**： - E200项目的代码层次结构清晰，包括Verilog仿真测试，涉及自测试用例（如riscv-tests和ISA自测试），以及详细的测试平台设置，如TESTBENCH。 - 自我检查测试用例确保了核心功能的正确性，而Verilog测试bench则提供了实际硬件环境下的验证。 3. **SoC平台实现**： - SIRV-E200-SOC是蜂鸟E200的SoC版本，由FREEDOME310 SOC介绍起，包括其组成结构（如CPU、内存、外设接口等）、代码组织结构以及自定义总线的设计。 - FPGA原型平台构建了FPGA开发板，指导用户如何烧录FPGA，利用JTAG调试器进行调试，并提供DIY总结。 4. **软件开发和调试**： - 用户可以利用FREEDOM-E-SDK和SIRV-E-SDK进行软件开发，文档提供了这些SDK的简介、代码结构以及如何使用它们运行和调试示例程序，包括GDB和OPENOCD等调试工具的使用。 5. **性能评估**： - 文档还介绍了如何在蜂鸟E200上运行BENCHMARKS，如DHRYSTONE Benchmark和CoreMark Benchmark，以评估处理器的性能和效率。 6. **持续改进和更新**： - Revision History记录了项目自2017年以来的迭代过程，展示了开发团队的持续优化和改进。蜂鸟E200的开发文档是一份详尽的技术指南，涵盖了从RISC-V指令集架构理解、硬件设计、代码组织到软件开发和性能评估的全过程，为开发者和研究者提供了丰富的参考资源。

- 12 -

2.3 E200 项目的测试平台（TestBench）

在 e200_opensource 的如下目录已经创建了一个简单的由 Verilog 编写的 TestBench 测试平台。

e200_opensource

|----tb // 存放 Verilog TestBench （测试平台）的目录

|----tb_top.v // 简单地 Verilog TestBench 顶层文件

在测试平台中主要的功能如下：

 例化 DUT 文件，生成 clock 和 reset 信号。

 根据运行命令解析出测试用例的名称，并使用 Verilog 的 readmemh 函数读入相应的文件（譬如

rv32ui-p-addi.verilog）内容，然后使用文件中的内容初始化 ITCM（由 Verilog 编写的二维数

组充当行为模型），如图 2-5 所示。

 在运行结束后分析该测试用例是否执行成功，在 Testbench 的源文件中对 x3 寄存器的值进行判

断，如果 x3 的值为 1，则意味着通过，向终端上将打印 PASS 字样，否则将打印 FAIL 字样。如

图 2-6 所示。

图 2-5 使用 Verilog 的 readmemh 函数读入文件初始化 ITCM

- 14 -

// 子文件夹，在其中放置所需的脚本，且将脚本中的关键字设置为 e203。

// 如果需要为其他型号的 core 进行设置，则仅需更改 CORE 的参数。譬如假设设置需要编

// 译的 Core 型号为 e225fd，则使用命令 make install CORE=e225fd

make compile

// 编译 Core 和 SoC 的 RTL 代码

// 注意：在此步骤之中，编译 Verilog 代码需要使用到仿真器工具，在 github 上的 Makefile

// 中使用的是免费的 iverilog 工具，如果需要使用商业 EDA 的用户需要自行修改 Makefile 中的

// 内容，如图 2-2 所示。

// 对于免费的 iverilog 工具如何安装请用户在互联网上自行搜索。

// 步骤四：运行默认的一个 testcase（测试用例），使用如下命令：

make run_test

// 注意：在此步骤中，运行仿真需要使用仿真器工具，在 github 上的 Makefile 中此部分空缺，

// 实际运行的是”echo PASS”命令打印一个虚假的 PASS 到 log 文件中。用户需要使用真

// 正的仿真器运行仿真得到真实的运行结果, 如图 2-7 所示。

// 注意：make run_test 将执行 e200_opensource/ riscv-tools/

// riscv-tests/isa/generated 目录中的一个默认 testcase，如果希望运行所有的

// 回归测试，请参见步骤五。

// 步骤五：运行回归（regression）测试集，使用如下命令：

make regress_run CORE=e203

// 注意：这使用 e200_opensource/ riscv-tools/riscv-tests/isa/generated

// 目录中 E203 Core 的 testcases，逐个的运行 testcase。

// 如果需要为其他型号的 core 运行回归测试，则仅需更改 CORE 的参数。譬如假设设置需

// 要运行回归测试的 Core 型号为 e225fd，则使用命令 make regress_run CORE=e225fd

// 步骤六：查看回归测试结果：

make regress_collect CORE=e203

// 该命令将收集步骤五中运行的测试集的结果，将打印若干行的结果，每一行对应一个测

// 试用例，如果那个测试用例运行通过，那一行则打印的 PASS，如果运行失败，那一行则

// 打印的 FAIL。如图 2-8 所示。

// 如果需要为其他型号的 core 收集回归测试结果，则仅需更改 CORE 的参数。譬如假设设

// 置需要收集回归测试结果的 Core 型号为 e225fd，则使用命令

// make regress_collect CORE=e225fd

图 2-7 编译工具的设置

剩余68页未读，继续阅读

fuli_fox

粉丝: 17
资源: 24

国内首个RISC-V处理器：蜂鸟E200开源与SoC原型详解

ARM 指令集(全)

常用ARM指令集及汇编(经典)

mips32指令集 介绍 中文版

RISC-V手册-中文版.rar_Risc v 手册_risc_risc v_risc-v中文手册_risc_v

首款RISC_V_SoC_FPGA架构为Linux带来实时功能.pdf

计算机组织与结构：大话指令集-1.ppt

xlyrics0.46歌词插件

RICS考试题目.docx

Resilient Industrial Control System (RICS)

RICS历史和我国发展情况.doc

最新资源

mips32指令集介绍中文版