飞思卡尔XS128双核单片机超频源码解析与测试

3星 · 超过75%的资源 需积分: 9 11 下载量 130 浏览量 更新于2024-09-22 收藏 30KB DOC 举报
"该资源提供了一段用于飞思卡尔MC9S12XS128双核单片机超频的源代码,包括设置系统工作在16MHz总线时钟的功能,以及针对龙丘和清华大学最小系统板的超频性能测试。通过LED闪烁状态来判断芯片是否正常工作。" 在飞思卡尔的MC9S12XS128单片机中,超频是通过控制其内部的时钟系统来实现的。这段源代码展示了如何设置系统工作在16MHz的总线时钟频率。首先,我们来看关键的函数`SetBusCLK_16M`,它包含了超频的核心步骤: 1. 设置`CLKSEL`寄存器为0X00,这使得锁相环(PLL)不与系统连接,以便进行配置。 2. 设置`PLLCTL_PLLON`位为1,开启PLL。 3. 使用`SYNR`寄存器设置合成器分频器(SYNDIV)。这里设置为0x00|0x01,意味着VCO频率范围选择为32MHz至48MHz,且SYNDIV值为1。这样计算得到的VCO频率是2倍的系统振荡器频率乘以SYNDIV加1。 4. 设置`REFDV`寄存器,选择参考频率范围为1MHz至2MHz,并设置参考分频器(REFDIV)。这里的设置0x80|0x01意味着参考频率为系统振荡器频率除以REFDIV加1,即除以2。 5. `POSTDIV`寄存器设置为0x00,表示PLL输出频率(fPLL)等于VCO频率除以2,即不分频。 6. 在设置完成后,通过`asm(nop);`指令添加延迟,使得系统有足够的时间稳定。 7. 使用`while`循环等待`CRGFLG_LOCK`标志位变为1,表示PLL已经锁定,此时可以安全地将PLL连接到系统。 8. 最后,设置`CLKSEL_PLLSEL`为1,使能PLL并将其连接到系统,从而将总线时钟切换到16MHz。 此外,代码中还包括了一个简单的延时函数`delayms`,它基于40MHz的时钟频率进行毫秒级延时。对于测试,程序会通过LED闪烁来指示超频是否成功。如果LED闪烁,则表明芯片在新的时钟频率下正常工作;反之,如果LED未闪烁,可能意味着超频失败,需要检查硬件设计或配置。 这段代码提供了对飞思卡尔MC9S12XS128单片机进行超频操作的实例,同时也提供了性能验证的方法,适合学习和应用在相关开发项目中。