改进的增益增强共源共栅放大器设计与仿真

"本文介绍了一种改进的增益增强共源共栅放大器设计，用于流水线结构的A/D转换器。设计中结合了开关电容共模反馈，以单端放大器作为增益提升辅助，优化了共模负反馈电路，提升了输出共模反馈电压的稳定性和减少了抖动。在Cadence环境下进行了电路和版图仿真，验证了设计的有效性。" 本文主要探讨的是在现代集成电路技术背景下，如何设计一款高性能的运算放大器，尤其是用于高速高精度模数转换器（A/D转换器）中的核心组件。作者提出了一种采用增益增强结构的折叠式共源共栅跨导运算放大器，旨在解决传统结构在带宽、速度和增益等方面的局限性。 首先，文章比较了几种常见的CMOS跨导运算放大器结构，如两级放大结构、套筒结构和折叠共源共栅结构。尽管两级放大结构具有高增益和高摆幅，但其需要额外的频率补偿电路，增加了电流和功耗，降低了带宽和速度。套筒式结构虽然功耗低，但输出摆幅和共模输入范围有限。相比之下，折叠式共源共栅结构能提供更高的增益，同时满足大带宽、高摆幅和高速的需求，特别适合需要增益增强的技术应用。 设计中，作者选择了带有开关电容共模反馈的折叠共源共栅结构，并利用单端放大器作为增益增强辅助放大器。这种结构能够有效提升直流增益，而不影响信号带宽、压摆率和相位特性。此外，通过改进共模负反馈电路，可以加快输出共模反馈电压的稳定时间，减小输出抖动，从而提高整体性能。 主运放电路由差分输入对管（M0，M1）、差分对管恒流源（M2）、电流源（M4，M5）、共栅管（M6，M7）、共源共栅电流源负载（M8，M10，M58，M59）等组成，其中NMOS管被选为差分输入级，以利用其较高的载流子迁移率来提高增益和带宽。 最后，设计在Cadence仿真环境中进行了验证，结果显示，该放大器的性能参数达到了预期效果，证明了设计的有效性和可行性。这种改进的共源共栅放大器设计对于需要高速、高精度模数转换的系统有着重要的应用价值。