VLSI测试方法与可测性设计：故障模拟流程解析

"故障模拟器的流程图-国科大-模式识别-2018期末试题" 在VLSI（超大规模集成电路）领域，故障模拟器是测试和验证芯片功能完整性的重要工具。故障模拟器的工作流程通常涉及以下几个关键步骤： 1. **故障列表**：首先，故障模拟器会有一个预定义的故障列表，包含可能出现的各种故障模式。 2. **选择故障**：在测试生成过程中，模拟器会从故障列表中选取一个故障作为目标。 3. **输入激励**：接着，它从测试集（预先定义的一组输入信号组合）中选择一个输入激励加到设计模型上。 4. **模拟与分析**：输入激励被应用到设计模型后，模拟器会比较有故障模型和无故障模型的响应。如果两者响应不同，并且故障出现的条件匹配，那么当前输入激励就被认为是检测该故障的有效测试图形。 5. **测试图形保存**：有效的测试图形会被保存，并将对应的故障从故障列表中移除。 6. **未检测到的故障处理**：如果所有输入激励都无法检测到某个故障，那么该故障被认为是不可测，也会从列表中剔除。 7. **循环检测**：以上过程持续进行，直到故障列表为空，意味着所有可能的故障都已经被检测或者确定为不可测。 故障模拟有三种主要方法： - **并行故障模拟**：通常采用编译模拟器，能同时处理多个故障，提高模拟效率。 - **演绎故障模拟**：基于事件驱动模拟器，通过推理来确定故障的存在。 - **并发故障模拟**：结合了并行和演绎的特点，同时考虑多个事件，适用于复杂系统。 这些方法在VLSI测试方法学中占据重要地位，因为有效的故障模拟可以帮助设计者在早期阶段发现和修复问题，提高产品的质量和可靠性。此外，可测性设计（DFT, Design for Testability）是VLSI设计的一个关键组成部分，通过引入如扫描链、边界扫描等技术，使得芯片内部的故障能够更容易地被检测和诊断。 本书《VLSI测试方法学和可测性设计》深入探讨了这些主题，包括电路测试、分析的基础理论，以及各种电路（组合电路、时序电路）的测试生成方法。此外，书中还涵盖了IDDQ测试、随机和伪随机测试、内建自测试（BIST）以及数据压缩结构在VLSI可测性设计中的应用。这些内容对于集成电路的设计、制造、测试和应用领域的专业人员，以及高等教育中的高年级学生和研究生来说，都是宝贵的参考资料。