基于CORDIC算法的FPGA双基地雷达速度计算模块设计

"该文介绍了基于FPGA的双基地雷达目标速度计算模块设计，采用CORDIC算法以提高计算效率和精度。文章详细讨论了角度预处理模块和正余弦值计算模块的设计，以及如何在QuartusII7.2环境下进行FPGA实现，并在EP2C70F896C6芯片上进行了验证。" 双基地雷达是一种特殊体制的雷达系统，由两个分别位于不同位置的发射和接收站组成，这种体制增加了目标参数计算的复杂性。针对这一问题，文章提出了一种基于现场可编程门阵列（FPGA）的解决方案，利用高效的CORDIC（坐标旋转数字计算机）算法来实现目标速度的快速、精确计算。 CORDIC算法是一种用于求解矢量旋转和极坐标转换的迭代算法，特别适用于硬件实现，因为它只需要简单的加法、减法和位移操作。在双基地雷达目标速度计算中，由于涉及到的角度范围为0°到180°，而CORDIC算法覆盖的角度范围是-99.88°到99.88°，因此需要进行角度预处理，将输入角度调整到CORDIC算法可接受的范围内。文章给出了VHDL代码示例，展示如何通过加减8192（90°的定点表示）来完成这个转换。 接下来，文章讨论了正余弦值计算模块的设计。这是速度计算的关键步骤，因为雷达目标的速度信息通常依赖于正余弦函数的计算结果。为了优化计算速率和减少FPGA资源的消耗，设计中可能采用了迭代或查表等方法来快速生成正余弦值。虽然具体实现细节未详述，但可以推断，此模块会使用CORDIC算法或其他优化的硬件实现方法来快速计算出所需的角度转换。 在硬件实现方面，文章指出使用了Altera的QuartusII7.2作为开发环境，选择EP2C70F896C6 FPGA芯片进行实际部署。输入数据长度为17位，其中包含1位符号位，1位整数位，以及15位小数位。为简化浮点运算，采取了定点运算策略，即通过乘除2^15来处理浮点数，以降低硬件复杂度。 该文提出的FPGA实现方案成功解决了双基地雷达目标速度计算的复杂性和实时性问题，通过CORDIC算法和精心设计的硬件模块，实现了高精度、高速度和低资源消耗的目标计算，这对于现代雷达系统的高性能需求具有重要意义。