高性能GPS接收机混频器电路设计：低电压、低噪声优化

本文主要探讨了GPS接收机中的关键组件——混频器电路设计。作者晏欣欣在北京交通大学攻读硕士学位，专业为微电子学与固体电子学，她的硕士论文聚焦于利用CMOS工艺改进混频器的性能。随着无线通信的快速发展，射频集成电路（RFIC）成为了研究热点，尤其是CMOS技术的进步，使得这种工艺在取代传统的GaAs、BiCMOS等工艺中展现出巨大潜力。 然而，CMOS工艺的升级也带来了挑战，如二级效应和衬底串扰等问题，这些都对电路设计提出了更高的要求。混频器作为RFIC中的核心模块，其性能直接影响整个GPS接收机的效能，特别是在低电源电压环境下，传统的电路设计不再能满足现代需求。因此，作者创新性地设计了一种高性能的三级下变频混频器，旨在实现低噪声、高增益和低电压操作。 本文的主要贡献在于提出了一种优化的混频器设计，包括采用交流耦合互补跨导级和基于阈值电压的自偏置电路，这些技术显著提升了混频器的性能指标。具体来说，该混频器在1.8V电源电压下表现出色：第一级电压变频增益达到13.3dB，噪声系数为8.9dB；第二级电压变频增益提升至30.7dB，噪声系数降低到10.3dB；而第三级的电压变频增益更是高达58dB，噪声系数仅为4.3dB。 设计过程中，作者使用了中芯国际0.189μm CMOS SRF工艺库进行仿真，通过SpectreRF工具进行电路分析，同时借助Virtuoso Layout Editor工具进行版图设计。此外，论文还包含了完整的后仿真实验，以验证设计的稳定性和有效性。 关键词集中在射频集成电路、混频器以及交流耦合互补跨导级，这表明本文的研究不仅关注理论探讨，还着重于实际应用技术。论文的分类号TN773A，强调了其在无线通信和射频电路领域的专业定位。这篇文章为理解如何在现代无线通信系统中优化混频器设计提供了有价值的技术参考。