FPGA/CPLD实验：制作8个LED周期闪烁

该资源是一个关于FPGA/CPLD的实验教程，主要目标是教授如何制作一个简单的8个LED周期性闪烁的电路。实验使用QuartusII 5.0软件进行设计，并在自制开发板上进行实现，硬件部分涉及8个LED和一个时钟信号。程序设计通过计数器来控制LED的亮灭周期，实现0.5秒亮、0.5秒灭的效果。 在本次实验中，学生将学习以下几个关键知识点： 1. **FPGA/CPLD基础**：FPGA（Field-Programmable Gate Array）和CPLD（Complex Programmable Logic Device）都是可编程逻辑器件，用于实现数字电路的设计。它们允许用户根据需求配置内部逻辑，以实现各种功能。 2. **硬件原理图**：实验中提到的硬件原理图展示了8个LED的连接方式，以及如何通过短接帽JP1、JP5和空出JP2来选择使用所有LED。LED的管脚与FPGA的特定I/O引脚相连，通过低电平（0）使LED亮起。 3. **时钟信号**：时钟是数字系统中的关键信号，用于同步电路操作。实验中使用的是50MHz的晶振，为计数器提供时钟源。 4. **计数器设计**：周期性闪烁的实现依赖于计数器。当计数值达到一定阈值（如50MHz时钟周期的一半，即25MHz）时，计数器翻转输出状态，使得LED的状态反转，从而实现闪烁效果。 5. **VHDL/Verilog编程**：实验的源程序是用硬件描述语言（如VHDL或Verilog）编写的。这里展示的是Verilog代码，定义了一个名为`exp2`的模块，输入是时钟信号（CLK），输出是LED（LED）。代码中使用计数器和状态机的概念，以控制LED的亮灭。 6. **状态机**：虽然在示例代码中没有明确提及，但实现周期性闪烁通常涉及到一个简单的状态机，它根据时钟信号的上升沿改变状态，进而改变LED的状态。 7. **I/O控制**：通过设置FPGA的I/O口输出高低电平，控制LED的亮灭。在Verilog代码中，这通常是通过赋值语句（如`LED = ~LED;`）来实现的，使得LED的状态在每次时钟翻转时反转。 8. **模拟与实现**：在QuartusII软件中，设计者需要先仿真验证代码的正确性，然后将其下载到FPGA硬件上进行实际运行。 通过这个实验，学习者不仅可以掌握基本的FPGA/CPLD设计流程，还能了解数字逻辑、时钟信号、计数器和状态机等概念，为更复杂的数字系统设计打下基础。