78K0系列微控制器时钟输出控制器详解

"此资源主要介绍了NEC 78K0/Kx2系列微控制器中关于时钟输出和蜂鸣器输出控制器的相关配置和工作原理，适用于进行嵌入式系统开发的Java开发者，尤其是对微控制器有需求的工程师。文档详细阐述了时钟输出选择寄存器(CKS)的格式，提供了不同设置下的时钟频率，并提到了VDD电源电压对时钟操作频率的影响。此外，还特别警告了当时钟输出操作停止时的配置注意事项。" 在78K0/Kx2系列微控制器中，时钟输出和蜂鸣器控制是通过一个称为CKS的寄存器来实现的，该寄存器位于地址FF40H。复位后，CKS的初始值为00H，其中包含几个重要的字段：CLOE、CCS3、CCS2、CCS1和CCS0。CLOE字段控制时钟分频电路的操作，当CLOE为1时，时钟分频电路被启用，PCL（程序计数器锁存器）输出允许；反之，当CLOE为0时，时钟分频停止，PCL输出固定为低电平。 CCS字段用于设定PCL输出的时钟频率。不同的CCS组合对应不同的时钟源分频，从而产生不同的子系统时钟频率(fSUB)和主时钟频率(fPRS)。例如，当CCS3~CCS0分别为0000时，PCL输出的时钟频率为fPRS，即外部硬件时钟的原始频率。如果设置为0001，则时钟频率为fPRS/2，以此类推，直至最高的分频设置（如0111，频率为fPRS/27）。 时钟频率的选择受到电源电压(VDD)的限制。例如，当VDD在4.0~5.5V之间时，外部硬件时钟(fPRS)的最大操作频率为20MHz。如果使用高速系统时钟(fXH)，则频率限制会根据VDD的值变化。同时，如果使用内部高速振荡时钟且VDD低于2.7V，某些特定的CCS设置会被禁止，以防止PCL输出频率超过10MHz。 值得注意的是，当停止时钟输出操作时（CLOE=0），仍应正确设置CCS3~CCS0，以避免产生错误的时钟信号。这通常涉及在关闭时钟输出前，先保存当前的时钟设置，然后在恢复时重新应用这些设置。 这个文档适用于那些需要深入理解78K0/Kx2系列微控制器时钟系统和相关寄存器配置的工程师，特别是使用Java进行底层硬件开发的开发者。通过理解和运用这些知识，可以精确地控制微控制器的时钟输出，以满足各种嵌入式系统的时序需求。