西安唐都大学：6116 SRAM实验详解与控制逻辑设计

本实验是关于计算机组成原理中的静态随机存储器(SRAM)实验，使用的是6116这种2K×8位的内存芯片。实验的核心部件包括6116存储器、读写控制逻辑、地址锁存器、数据总线和地址总线等。6116芯片具有三个控制线：CS（片选线）、OE（读线）和WE（写线），通过这些线实现对存储器的读写操作。在实验中，CS线始终接地，OE=0表示读操作，WE=0表示写操作。 实验中，为了使存储器与CPU相连接并受其控制，设计了一个读写控制逻辑，其中包括定时器T2和I/O/MEM选择信号IOM。当IOM置为低（对应于内存操作），RD=1时执行读操作，WR=1时执行写操作。此外，地址由地址锁存器提供，数据则通过数据开关和三态门送入数据总线，地址和数据交替通过以避免冲突。 存储器的数据线连接到数据总线上，通过LED灯显示存储器的内容；地址线连接到地址总线上，用于显示地址。实验箱中的各个信号如T1、T2、CLR等通过特定单元相连，其中T2由时序单元控制，其他信号由CON单元的开关模拟。实验步骤包括检查电路连接的正确性，确保所有必要的信号被正确标识，然后按照指定的逻辑设置时序单元状态进行操作。 整个实验旨在让学生理解静态随机存储器的工作原理，掌握存储器的控制方式，以及如何通过硬件接口与CPU交互。这不仅锻炼了实验技能，也深化了对计算机体系结构中内存管理的理解。