高精度Σ-ΔADC研究：模拟调制器设计与性能优化

"这篇博士学位论文主要探讨了高精度sigma-delta模数转换器（∑．Δ ADC）的研究与设计，作者吴笑峰在导师刘红侠的指导下，针对这一领域的最新进展进行了深入分析。论文中详细阐述了∑．Δ ADC的系统指标、动态特性和静态特性，以及模拟调制器和数字滤波器的设计方法。" 在高精度∑．Δ ADC领域，论文提到了2009年美国国家半导体公司的一项设计，他们开发了一款基于0.18微米工艺的5位量化器的二阶∑．Δ调制器，用于处理输入信号带宽为31.25kHz的情况。该调制器在8MHz的采样频率下，表现出105.9dB的信噪失真比和107.4dB的动态范围，功耗仅为14.7mW，有效位数达到了17.2位，展示了高精度和低功耗的特点。 ∑．Δ ADC因其过采样、噪声整形和数字滤波技术，能够在设计上简化模拟电路，实现其他类型ADC难以企及的高精度和低功耗。然而，这种类型的ADC在高速性能上的局限性也是一个挑战。未来的研发趋势是追求高速、高精度和低功耗的综合性能。 论文详细讨论了ADC的系统指标，包括动态特性如信噪比、动态范围和无杂波动态范围，以及静态特性如积分非线性、微分非线性等。通过系统阐述和图表说明，帮助理解这些关键性能指标。 在系统设计部分，论文介绍了如何利用Matlab进行建模和仿真，确定调制器的阶数、前馈因子、反馈因子和积分器增益因子，以满足特定的过采样率、精度和动态性能需求。此外，还分析了模拟调制器中的非理想因素，如运算放大器的有限直流增益、有限带宽和摆率、开关非线性、时钟抖动等，并提供了量化分析，为实际电路设计提供指导。 在模拟调制器电路设计中，采用2阶单环多位结构，并优化了前馈和反馈系数，以实现高精度的转换效果。通过4位量化器减少量化噪声，并利用新型时钟馈通补偿技术的自举开关来降低非线性影响，提高系统的动态性能。考虑到信号带较窄，设计中采用了具有高增益的运算放大器结构，包括共源共栅结构的第一级和共源放大器的第二级，共模反馈电路则采用开关电容结构，以扩大输出摆幅，进一步提升ADC的精度。 这篇论文详尽地探讨了高精度∑．Δ ADC的设计策略、关键性能指标和非理想因素的影响，为该领域的研究人员提供了宝贵的理论和实践参考。