EMI-EMC设计全攻略：工程师必备技能与实战指南

需积分: 10 59 浏览量更新于2024-07-17 收藏 125KB PDF 举报

"《EMI-EMC设计经验总结》是一篇详尽的指南，专为电子产品设计工程师提供深入理解EMI（电磁干扰）和EMC（电磁兼容）设计的专业知识。文章分为多个部分： 1. EMC工程师必备技能：阐述了EMC工程师应具备的关键技能，包括熟悉基本测试项目、EMC标准、产品整改定位、认证流程、硬件知识、EMC设计元器件如电容、磁珠、滤波器等的使用，以及如何在产品开发的各个阶段融入EMC设计。 2. 常用元件解析：重点介绍了共模电感，作为EMC设计中的重要元件，其原理是利用铁氧体磁芯上的两个对称绕制线圈来抑制共模干扰，同时保持差模信号的传输不受影响。共模电感的制作需确保线圈绝缘以保证性能。 3. EMI/EMC设计经典问题解答：文章可能包含了85个关于EMI/EMC设计的典型问题和答案，为工程师提供了解决实际问题的实用参考。 4. EMC专业术语大全：涵盖了EMC设计中的各种专业词汇，帮助工程师准确理解和应用这些技术术语。 5. 产品内部EMC设计技巧：分享了针对产品内部结构的EMC设计策略，如何有效利用屏蔽设计减少电磁干扰。 6. 电磁干扰屏蔽方法：详细讲解了屏蔽技术，包括物理屏蔽、信号隔离等方法，以减少外部电磁干扰对设备的影响。 7. EMC设计融入研发流程：强调了EMC设计在整个产品开发过程中的重要地位，如何早期介入并贯穿于需求分析、设计、测试和验证等各个环节。《EMI-EMC设计经验总结》是一份综合性的教育资源，对于希望提升EMC设计能力的工程师来说，是不可或缺的参考文献。全文共计约5万字，内容详实，适合深入学习和实践应用。"

改 24 槽，有做了轴绝缘，未能达标 !现在又要设计生产 125W 的电机，如何处理？

答：直流永磁电机设计中 EMC 问题，主要由于电机转动中产生反电动势和

换相时引起的打火。具体分析，可以使用 RMxpert 来设计优化电机参数，

Maxwell2D 来仿真 EMI 实际辐射。

13、是否可用阻抗边界（Impedance）方式设定？或者用类似的分层阻抗 RLC

阻抗？又或者使用 designer设计电路和 hfss协同作业？

答：集中电阻可以用 RLC 边界实现；如果是薄膜电阻，可以用面阻抗或阻

抗编辑实现。

14、我现在在对外壳有一圈金属装饰件的机器做静电测试，测试中遇到：接

触放电 4k 时 32k 晶振没问题，空气放电 8k 停振的问题，如何处理？

答：有金属的话，空气放电和接触放电效果差不多，建议你在金属支架上喷

绝缘漆试试。

15、我们现在测量 PCB 电磁辐射很麻烦，采用的是频谱仪加自制的近场探

头，先不说精度的问题，光是遇到大电压的点都很头疼，生怕频谱仪受损。不知

能否通过仿真的方法解决。

答：首先，EMI 的测试包括近场探头和远场的辐射测试，任何仿真工具都不

可能替代实际的测试；其次，Ansoft 的 PCB 单板噪声和辐射仿真工具 SIwave 和

任意三维结构的高频结构仿真器 HFSS分别可以仿真单板和系统的近场和远场

辐射，以及在有限屏蔽环境下的 EMI 辐射。仿真的有效性，取决于你对自己设

计的 EMI 问题的考虑以及相应的软件设置。例如：单板上差模还是共模辐射，

电流源还是电压源辐射等等。就我们的一些实践和经验，绝大多数的 EMI 问题

都可以通过仿真分析解决，而且与实际测试比较，效果非常好。

16、听说 Ansoft 的 EMC 工具一般仿真 1GHz 以上频率的，我们板上频率最

高的时钟线是主芯片到 SDRAM 的只有 133MHz，其余大部分的频率都是 KHz

级别的。我们主要用 Hyperlynx 做的 SI/PI 设计，操作比较简单，但是现在整板

的 EMC 依旧超标，影响画面质量。另外，你们的工具和 Mentor PADS 有接口吗？

答： Ansoft 的工具可以仿真从直流到几十 GHz 以上频率的信号，只是相对

其它工具而言， 1GHz 以上的有损传输线模型更加精确。据我所知， HyperLynx

主要是做 SI 和 crosstalk 的仿真，以及一点单根信号线的 EMI 辐射分析，目前还

嵌入式SOC社区 http://bbs.51soc.com

没有 PI 分析的功能。影响单板的 EMC 的原因很多，解决信号完整性和串扰只是

解决 EMC 的其中一方面，电源平面的噪声，去耦策略，屏蔽方式，电流分布路

径等都会影响到 EMC 指标。这些都可以再 ansoft 的 SIwave 工具中，通过仿真

进行考察。补充说明， ansoft 的工具与 Mentor PADS 有接口。

17、请说明一下什么时候用分割底层来减少干扰，什么时候用地层分区来减

少干扰。

答：分割底层，我还没听说过，什么意思？是否能举个例子。地层分割，主

要是为了提高干扰源和被干扰体之间的隔离度，如数模之间的隔离。当然分割也

会带来诸如跨分割等信号完整性问题，利用 ansoft 的 SIwave 可以方便的检查任

意点之间的隔离度。当然提高隔离度，还有其它办法，分层、去耦、单点连接、

都是办法，具体应用的效果可以用软件仿真。

18、电容跨接两个不同的电源铜箔分区用作高频信号的回流路径，众所周知

电容隔直流通交流，频率越高电流越流畅，我的疑惑是现今接入 PCB 中的电平

大都是经过虑除交流的，那么如前所述电容通过的是什么呢？ "交流的信号 "吗？

答 1：这个问题很有点玄妙，没见过很服人的解释。对于交流，理想的是，

电源和地“短路”，然而实际上其间的阻抗不可能真的是 0 欧。你说的电容，容

量不能太大，以体现出“低频一点接地，搞频多点接地”这一原则。这大概就是

该电容的存在价值。经常遇到这样的情况： 2 个各自带有电源的部件连接后，产

生了莫名其妙的干扰，用个瓷片电容跨在 2 个电源间，干扰就没了。

答 2：该电容是用来做稳压和 EMI 用的，通过的是交流信号。“现今接入 PCB

中的电平大都是经过虑除交流的” 的确如此，不过别忘了，数字电路本身就会产

生交流信号而对电源造成干扰，当大量的开关管同时作用时，对电源造成的波动

是非常大的。不过在实际中，这种电容主要是起到辅助的作用，用来提高系统的

性能，其它地方设计的好的话，完全可以不要。

答 3：交流即是变化的。对于所谓的直流电平，比如电源来说，由于布线存

在阻抗，当他的负载发生变化，对电源的需求就会变化，或大或小。这种情况下，

“串联”的布线阻抗就会产生或大或小的压降。于是，直流电源上就有了交流的

信号。这个信号的频率与负责变化的频率有关。电容的作用在于，就近存储一定

的电荷能量，让这种变化所需要的能量可以直接从电容处获得。近似地，电容（这

嵌入式SOC社区 http://bbs.51soc.com

时可以看成电源啦）和负载之间好像就有了一条交流回路。电容起到交流回路的

作用，大致就是这样的吧……

19、公司新做了一款手机，在做 3C 认证时有一项辐射指标没过，频率为

50-60M，超过了 5dB，应该是充电器引起的，就加了几个电容，其它的没有，

电容有 1uF，100uF 的。请问有没有什么好的解决方案（不改充电器只更改手机

电路）。在手机板的充电器的输入端加电容能解决吗？

答 1：电容大的加大，小的改小，串个 BIT，不过是电池导致的可能性不是

很大。

答 2：你将变频电感的外壳进行对地短接和屏蔽试试。

20、PCB 设计如何避免高频干扰？

答：避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所

谓的串扰 (Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground

guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

21、PCB 设计中如何解决高速布线与 EMI 的冲突？

答：因 EMI 所加的电阻电容或 ferrite bead，不能造成信号的一些电气特性

不符合规范。所以，最好先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的

问题，如高速信号走内层。最后才用电阻电容或 ferrite bead的方式，以降低对信

号的伤害。

22、若干 PCB 组成系统，各板之间的地线应如何连接？

答：各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电

源或信号送到 B 板子，一定会有等量的电流从地层流回到 A 板子（此为 Kirchoff

current law）。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是

电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这

样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的

部分，调整地层或地线的接法，来控制电流的走法 (例如，在某处制造低阻抗，

让大部分的电流从这个地方走 )，降低对其它较敏感信号的影响。

23、PCB 设计中差分信号线中间可否加地线？

答：差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一

点便是利用差分信号间相互耦合 (coupling)所带来的好处，如 flux cancellation，抗

嵌入式SOC社区 http://bbs.51soc.com

噪声 (noise immunity)能力等。若在中间加地线，便会破坏耦合效应。

34、适当选择 PCB 与外壳接地的点的原则是什么？

答：选择 PCB 与外壳接地点选择的原则是利用 chassis ground提供低阻抗的

路径给回流电流 (returning current)及控制此回流电流的路径。例如，通常在高频

器件或时钟产生器附近可以借固定用的螺丝将 PCB 的地层与 chassis ground做连

接，以尽量缩小整个电流回路面积，也就减少电磁辐射。

25、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往

需要提高 PCB 的走线密度，但是这样有可能导致走线的相互干扰增强，同时走

线过细也使阻抗无法降低，请介绍在高速（ >100MHz）高密度 PCB 设计中的技

巧？

答：在设计高速高密度 PCB 时，串扰 (crosstalk interference)确实是要特别注

意的，因为它对时序 (timing) 与信号完整性 (signal integrity) 有很大的影响。以下提

供几个注意的地方：（1）控制走线特性阻抗的连续与匹配；（2）走线间距的大小。

一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整

性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同；（3）选择适

当的端接方式；（4）避免上下相邻两层的走线方向相同，甚至有走线正好上下重

迭在一起，因为这种串扰比同层相邻走线的情形还大；（5）利用盲埋孔

(blind/buried via) 来增加走线面积。但是 PCB 板的制作成本会增加。在实际执行

时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差

分端接和共模端接，以缓和对时序与信号完整性的影响。

26、PCB 设计中模拟电源处的滤波经常是用 LC 电路。但是为什么有时 LC

比 RC 滤波效果差？

答： LC 与 RC 滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是

否恰当。因为电感的感抗 (reactance)大小与电感值和频率有关。如果电源的噪声

频率较低，而电感值又不够大，这时滤波效果可能不如 RC。但是，使用 RC 滤

波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。

27、PCB 设计中滤波时选用电感，电容值的方法是什么？

答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反

应能力。如果 LC 的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍

嵌入式SOC社区 http://bbs.51soc.com

剩余65页未读，继续阅读

southwave

粉丝: 2
资源: 5

EMI-EMC设计全攻略：工程师必备技能与实战指南

参考资料-EMI-EMC设计积验总结.zip

电源设计开关电源设计电磁兼容电磁干扰emi emc设计资料大集合.zip

高性能pcb的sipi和emi及emc仿真设计

关于emi和emc的书

emc设计及emi排查技术

allegro sigrity si-pi-emi设计指南 网盘

emi与emc是哪本书讲解的

EMI和EMC的区别

华为emc设计指导书

emc和emi的区别

最新资源

allegro sigrity si-pi-emi设计指南网盘