FPGA实现除法运算实现除法运算
我们用软件编程的时候,用到除法的时候,一个/这样的除号就搞定了。但是如果用硬件来实现除法,又是怎么
样实现的了。
计算机存储的数都是以二进制数来存储的,二进制的除法和我们平常用到十进制除法是一样的。辗转相除法。
计算如上图,从最高位开始计算,如果大于除法,商为1。然后算下一位。知道算到最后一位,最后剩的结果为余数。
原理是很简单的,但是实现起来,还是有点麻烦的。下面就编写代码来实现硬件的除法。
这里输入的除数和被除数都是8位的数。简单考虑,都是无符号数。即不考虑数据正负。输出的商和余数也都是8位表示。
从以上的图片计算,我们可看出,计算是首先将除数和被除数的最高的三位,比较,如果小于,则对应计算出来的商为1,然
后被除数要减去除数,否则为0。然后再将除数和被除数的后面三位在比较,依次与被除数的最后3位比较完,输出最后的结
果。
而这里,我们采用的方法是,将被除数,扩展成16位的数据,低8位为被除数的值,高八位的值全为0。有开始信号,对16位
数据data赋值,然后开始运算。比较data的高八位和除数的值,如果大于0,说明被除数大,将此时商置1,赋值给data的最低
位,然后将被除数减去除数。然后将data向左移位一位,继续比较。最终计算8次后。Data的高8位数据就为所求的余数,低
八位就为所求的商。
下面举个例子说明:
初始:输入被除数的值为78,输入除数的值为34
Data_next 除数 每次结果(商) Data_reg
开始 00000000_01001110 100010 0000000_01001110
左移一位 00000000_10011100 00000000(0) 00000000_10011100
左移两位 00000001_00111000 00000001(0) 00000001_00111000
左移三位 00000010_01110000 00000010(0) 00000010_01110000
左移四位 00000100_11100000 00000100(0) 00000100_11100000
左移五位 00001001_11000000 00001001(0) 00001001_11000000
左移六位 00010011_10000000 00010011(0) 00010011_10000000
左移七位 00100111_00000000 00000101(1) 00100111_00000000
左移八位 00000101_00000001 00001010(0) 00001010_00000010
计算完后,输出的商就为2(00000010),余数为10。计算正确。
代码如下,所示:
`timescale 1ns / 1ps
module pison
#(
parameter W = 16, //扩展的位数
parameter N = 8 //输入的除数和被除数的位数
)
(
input clk,
input rst_n,
input [N-1:0] pidend,