word
〔3〕假设外部输入脉冲为 1Hz,使用该频率设计一个时间可调,并通过 LED
七段共阴极数码管能够显示时、分、秒的数字钟。
2.设计任务
本次课程设计的任务是利用所学的 EDA 的理论知识作为分析设计指导,查
阅资料书籍,设计出基于 QuartusII 的数字时钟,并对其用 QuartusII 软件仿真所
设计的程序,并将仿真结果与之前的理论分析计算出的结果进展比拟,假如无
差异,如此可认为程序设计合理;假如有差异,检查设计程序并做相应的修改,
直至理论分析结果与实际仿真结果一样,完成课程设计的设计报告并进展辩论。
3.QuartusII 软件介绍
QuartusII 是 Altera 公 司 的 综 合 性 PLD/FPGA 开 发 软 件 , 支 持 原 理 图 、
VHDL、VerilogHDL 以与 AHDL 等多种设计输入形式,内嵌自有的综合器以与
仿真器,可以完成从设计输入到硬件配置的完整 PLD 设计流程。
QuartusII 使用户可以充分利用成熟的模块,简化了设计的复杂性,加快了
设计速度。对第三方 EDA 工具的良好支持也使用户可以在设计流程的各个阶段
使用熟悉的第三方 EDA 工具。
QuartusII 提供了完全集成且与电路结构无关的开发包环境,具有数字逻辑
设计的全部特性,包括:可利用原理图、结构框图、VerilogHDL、AHDL 和
VHDL 完成电路描述,并将其保存为设计实体文件。
此外,Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结合,可以
方便地实现各种 DSP 应用系统;支持 Altera 的片上可编程系统〔SOPC〕开发,
集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开
发平台。
Maxplus II 作为 Altera 的上一代 PLD 设计软件,由于其出色的易用性而得
到了广泛的应用。目前 Altera 已经停止了对 Maxplus II 的更新支持,Quartus II
与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera 在 Quartus II
中包含了许多诸如 SignalTap II、Chip Editor 和 RTL Viewer 的设计辅助工具,集
成了 SOPC 和 HardCopy 设计流程,并且继承了 Maxplus II 友好的图形界面与简
便的使用方法。
Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和
直观易用的接口,越来越受到数字系统设计者的欢迎。
4.相关理论
4.1 设计理论与原理
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时
序电路。本次设计的数字钟在设计时,先对 1s 的时钟进展计数,当计数达到 60
6 / 26