Σ-ΔADC的模拟调制器设计与非理想因素分析

本文主要讨论的是关于典型的S/H电路（Sample and Hold, S/H）在ni-xnet数据配置中的应用，特别是在高精度sigma-delta ADC（Σ-Δ Analog-to-Digital Converter, 采样保持型模数转换器）设计中的关键要素和非理想特性分析。S/H电路在Σ-Δ ADC中扮演着重要角色，负责在模拟信号和数字信号之间进行转换，确保信号的准确捕捉和存储。 首先，文章强调了开关非线性在S/H电路中的影响。理想的开关应在导通和断开时具有极低的电阻，但在实际的CMOS工艺中，nMOS和pMOS晶体管实现的开关会表现出非线性导通电阻、时钟馈通以及电荷注入等非理想特性。非线性导通电阻导致信号失真，可以通过缩短采样保持时间、使用传输门和时钟自举等方法来减轻这个问题。时钟馈通则源于开关关断时，栅-源端交叠电容上存储的电荷会影响采样电容，造成误差。作者给出了相关的数学模型来量化这种误差。 其次，论文详细探讨了Σ-Δ ADC的系统指标，包括动态性能（如信噪比、动态范围、无杂波动态范围）和静态特性（如积分非线性、微分非线性），这些指标对于评估ADC的整体性能至关重要。设计中，模拟调制器和数字滤波器是Σ-Δ ADC的核心组成部分，作者利用Matlab进行系统建模和仿真，确定了不同参数如阶数、前馈因子、反馈因子和积分器增益因子的选择，以达到特定的精度和动态性能。 在模拟调制器的设计过程中，作者针对非理想因素进行了深入分析，如运放的有限直流增益、带宽和摆率、输出摆幅限制、开关非线性、时钟抖动以及采样电容的热噪声等，这些都是影响Σ-Δ ADC性能的关键因素。例如，通过采用自举开关和新型时钟馈通补偿技术，可以降低输入级采样开关非线性带来的谐波失真，从而提升系统的动态性能。 最后，电路设计方面，本文采用2阶单环多位结构的模拟调制器，结合优化的前馈和反馈系数，实现了高精度的Σ-Δ ADC。为了减小量化噪声，采用了4位量化器。运放选择方面，由于信号带宽较窄，高增益的共源共栅及共源放大器结构的运算放大器被选用，特别是采用开关电容结构的共模反馈电路，以增强输出摆幅，确保高精度的转换。 这篇文章深入解析了典型的S/H电路在σ-δ ADC设计中的作用，以及如何通过系统化的方法处理非理想因素，以实现高速、高精度和低功耗的Σ-Δ ADC设计。