低功耗CMOS集成电路测试向量生成器的研究

本文档深入探讨了2011年的集成电路低功耗测试生成器的研究，主要针对的是CMOS集成电路这一关键领域。CMOS集成电路是现代电子设备的基础，其功耗问题日益受到关注，特别是在内建自测试（Built-in Self-Test, BIST）的背景下，降低功耗成为设计者的重要目标。 文章首先分析了CMOS集成电路的功耗来源，这包括动态功耗（由晶体管开关活动产生的功率损耗）和静态功耗（当晶体管处于开启状态但未执行任何功能时的泄漏电流）。理解这些来源有助于优化设计，减少不必要的能量消耗。 针对降低功耗的需求，研究者提出了两种测试向量生成器的设计方案。一是随机单输入跳变测试向量生成器，它通过控制输入信号的跳变模式，可以减少被测电路内部节点的开关活动，从而减少功耗。这种方法强调了测试向量的连续性和相关性，即相邻的测试向量在可能的情况下共享相同的输入模式，以此提高测试效率并减少功耗。 另一种是基于可配置二维线性反馈移位寄存器（Configurable Two-Dimensional Linear Feedback Shift Register, 2D-LFSR）的测试向量生成器。这种结构允许灵活调整测试序列，以达到更高的相关性，进一步减小电路内部的活动，同时保持足够的故障覆盖率。 作者还展示了在内建自测试环境下，如何将这些低功耗测试生成器集成到电路测试结构中，确保在不影响故障检测能力的前提下，实现测试过程中的低功耗。这对于CMOS集成电路的制造和维护具有实际意义，因为它不仅节省能源，还能提高整体系统的能效。 总结来说，这篇文章的核心内容涵盖了低功耗测试策略、测试向量生成器的设计原理及其在CMOS集成电路BIST中的应用。对于从事集成电路设计、测试技术或者能源效率优化的工程师来说，这是不可或缺的参考资料，对于推动行业向着更加绿色、节能的方向发展具有重要的理论支持和技术指导价值。