单周期CPU设计详解：数据通路与控制信号

"该文档是关于P3阶段的CPU设计，描述了CPU的结构、主要组件、指令集以及控制信号的使用。CPU采用单周期设计，32位字长，支持特定指令集如加法、减法、逻辑运算、加载和存储等。文档详细介绍了各个模块的功能，包括取指令单元(IFU)、通用寄存器组(GRF)、算术逻辑单元(ALU)、数据存储器(DM)和位扩展器(EXT)。控制信号由控制器生成，驱动CPU的各个部分协同工作。此外，还特别提到了IFU的ROM规格、PC的工作方式以及GRF的读写逻辑。" 本文档详细阐述了一个32位单周期CPU的设计，其主要组成部分包括取指令单元(IFU)、通用寄存器组(GRF)、算术逻辑单元(ALU)、数据存储器(DM)和位扩展器(EXT)。CPU设计支持一套精简指令集，如加法(addu)、减法(subu)、逻辑或(ori)、加载(lw)、存储(sw)、分支(beq)、加载立即数(lui)和移位(sll，也包含无操作指令(nop))。 IFU负责从ROM中取出指令，ROM的大小为32行×32位，使用5位二进制的字编址。PC是32位的，初始地址为0x00000000，以字节编址，但可以转换为字编址，并具有防止指令地址溢出的机制。 GRF包含32个通用寄存器，不包括hi、lo和pc寄存器。它支持同步读写操作，其中第0号寄存器始终为0且不可修改。读取操作是组合逻辑，而写入操作则为时序逻辑，需要在时钟上升沿前准备好地址、数据和写使能信号。 ALU是进行算术和逻辑运算的核心部分，它的操作受到ALU控制器的控制。ALU可以执行多种32位运算，其端口设计允许接收不同的操作数和控制信号，以执行预期的计算。 整个CPU的控制信号由控制器生成，控制器通过逻辑阵列实现，能够根据指令识别和生成对应部件的操作信号。ALU控制器则根据控制器的信号和指令来驱动ALU，以产生正确的运算结果。 此外，数据存储器(DM)用于存储数据，而位扩展器(EXT)的作用是将16位数值扩展到32位，以适应处理器的字长要求。在数据通路的设计中，注意到了一些特定指令（如LUI）的处理差异，以保持一致性。 这个CPU设计文档提供了一个完整的系统视图，详细描述了每个模块的接口、功能和交互方式，是理解单周期CPU工作原理的重要参考资料。