基于FPGA的DDS滤波电路设计与实现-任意波形发生器研究

"基于FPGA函数信号发生器的设计与实现 - 黄振华硕士论文 - 江苏大学" 本文详细探讨了滤波电路模块在基于FPGA的函数信号发生器中的设计，特别是在逆变器研究中，采用了改进的重复控制和双闭环PI控制。滤波电路是信号发生器的重要组成部分，其作用是去除不必要的噪声和杂散信号，以提供纯净的输出信号。 在DDS（直接数字频率合成）系统中，低通滤波器（LPF）被用于滤除一阶镜像，这是DDS输出中常见的问题。由于LPF存在过渡带，即在截止频率附近，滤波效果不理想，因此，通常建议DDS的输出频率限制在0到40%的DDS采样频率（fc）以内，以减少一阶镜像造成的干扰。滤波器的关键性能参数包括工作衰减、相移、群延迟和插入衰减。设计时，需权衡衰减特性和群延迟特性，通常根据给定的技术指标选择合适的低通滤波器类型，并计算归一化的元件值，然后依据所需的截止频率和负载电阻进行标定。 在FPGA实现的函数信号发生器中，DDS技术与FPGA的高集成度、高速度和大容量存储器功能相结合，能够高效地生成任意波形，提升信号发生器的性能，同时降低成本。设计过程中，系统被划分为控制模块、外围硬件和FPGA器件三大部分。主芯片选择了Altera公司的EP2C35F672C6，以其强大的集成性和高速特性来生成波形数据。控制芯片则采用三星公司的S3C2440，负责整体系统的控制。 在FPGA芯片的设计和控制芯片接口设计中，利用Altera的Quartus II设计工具和Verilog HDL语言，采取硬件编程方法解决了这一挑战。最终，系统能够输出步进精度为0.01Hz，频率范围从0.01Hz到20MHz的正弦波、三角波、锯齿波、方波，以及0.01Hz到20kHz的任意波形。通过误差分析，证明了设计达到了预期目标，展示了软硬件结合以及利用FPGA技术实现任意波形发生器的可行性。 关键词：函数发生器，直接数字频率合成，现场可编程门阵列