STM32F10xxx参考手册：权威介绍与应用指南

需积分: 10 18 浏览量更新于2024-07-27 收藏 10.61MB PDF 举报

"STM32英文文档，这是一份关于STM32F101xx、STM32F102xx、STM32F103xx、STM32F105xx以及STM32F107xx系列微控制器的权威参考手册，旨在帮助应用开发者全面了解如何使用这些基于ARM架构的32位先进微控制器的内存和外设。" STM32系列是意法半导体（STMicroelectronics）推出的一系列高性能、低功耗的32位微控制器，其家族内包含不同内存大小、封装形式和外围设备选项。该系列包括低密度、中密度、高密度和XL密度的STM32F101xx和STM32F103xx，以及低密度和中密度的STM32F102xx，以及具有连接性的STM32F105xx和STM32F107xx。此参考手册详细介绍了STM32F10xxx系列微控制器的特性，涵盖了以下关键知识点： 1. 内存结构：包括闪存（Flash Memory）、SRAM和其他存储区域的组织、容量和访问特性。 2. 外围设备：涵盖所有内置的外设模块，如定时器、ADC（模拟数字转换器）、DAC（数字模拟转换器）、GPIO（通用输入输出）、SPI、I2C、UART、CAN、USB等，以及它们的工作原理和配置方法。 3. 总线系统：如AHB（高级高速总线）、APB（高级 peripheral bus）及其互联方式，以及如何有效地利用这些总线进行数据传输。 4. 电源管理：包括各种低功耗模式、电压调节器和时钟系统，帮助优化能源效率。 5. 集成外设接口：如ADC和DMA（直接内存访问）的协同工作，以及如何通过中断处理外部事件。 6. 安全与保护机制：涉及内部闪存的编程、擦除和保护机制，以及如何设置和管理保护区域。 7. 片上调试支持：如JTAG和SWD（串行线调试）接口，用于程序调试和故障排查。 8. 异常和中断处理：阐述了STM32F10xxx系列中的异常源、中断向量表以及中断服务例程的编写。 9. 物理层特性：包括引脚配置、电气特性、封装信息，以及在实际应用中的注意事项。 10. 开发工具和固件库：介绍了如何使用开发环境（如Keil、IAR、STM32CubeIDE等）、编译器和固件库进行程序开发。这份文档对于深入理解STM32F10xxx系列微控制器的硬件特性和功能至关重要，是开发人员编写高效、可靠代码的基础。同时，它也提供了故障排除和性能优化的指导，是STM32开发者的必备参考资料。为了获取更详细的信息，如具体的引脚功能、电气参数和编程指导，开发者还需要参考对应的器件数据手册和编程手册。

Contents RM0008

16/1072 Doc ID 13902 Rev 11

20.5.1 External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476

20.5.2 Supported memories and transactions . . . . . . . . . . . . . . . . . . . . . . . . 477

20.5.3 General timing rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479

20.5.4 NOR Flash/PSRAM controller asynchronous transactions . . . . . . . . . 480

20.5.5 Synchronous burst transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 495

20.5.6 NOR/PSRAM controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 502

20.6 NAND Flash/PC Card controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507

20.6.1 External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 508

20.6.2 NAND Flash / PC Card supported memories and transactions . . . . . . 510

20.6.3 Timing diagrams for NAND and PC Card . . . . . . . . . . . . . . . . . . . . . . 510

20.6.4 NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 511

20.6.5 NAND Flash pre-wait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512

20.6.6 Error correction code computation ECC (NAND Flash) . . . . . . . . . . . . 513

20.6.7 PC Card/CompactFlash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . 513

20.6.8 NAND Flash/PC Card controller registers . . . . . . . . . . . . . . . . . . . . . . 516

20.6.9 FSMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 522

21 Secure digital input/output interface (SDIO) . . . . . . . . . . . . . . . . . . . . 524

21.1 SDIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524

21.2 SDIO bus topology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525

21.3 SDIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 527

21.3.1 SDIO adapter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 528

21.3.2 SDIO AHB interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 538

21.4 Card functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539

21.4.1 Card identification mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539

21.4.2 Card reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539

21.4.3 Operating voltage range validation . . . . . . . . . . . . . . . . . . . . . . . . . . . 539

21.4.4 Card identification process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 540

21.4.5 Block write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541

21.4.6 Block read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541

21.4.7 Stream access, stream write and stream read (MultiMediaCard only) 542

21.4.8 Erase: group erase and sector erase . . . . . . . . . . . . . . . . . . . . . . . . . . 543

21.4.9 Wide bus selection or deselection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544

21.4.10 Protection management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544

21.4.11 Card status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547

21.4.12 SD status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 550

21.4.13 SD I/O mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554

RM0008 Contents

Doc ID 13902 Rev 11 17/1072

21.4.14 Commands and responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 555

21.5 Response formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 558

21.5.1 R1 (normal response command) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 559

21.5.2 R1b . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 559

21.5.3 R2 (CID, CSD register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 559

21.5.4 R3 (OCR register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 559

21.5.5 R4 (Fast I/O) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 560

21.5.6 R4b . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 560

21.5.7 R5 (interrupt request) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 561

21.5.8 R6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 561

21.6 SDIO I/O card-specific operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562

21.6.1 SDIO I/O read wait operation by SDIO_D2 signalling . . . . . . . . . . . . . 562

21.6.2 SDIO read wait operation by stopping SDIO_CK . . . . . . . . . . . . . . . . 562

21.6.3 SDIO suspend/resume operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

21.6.4 SDIO interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

21.7 CE-ATA specific operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

21.7.1 Command completion signal disable . . . . . . . . . . . . . . . . . . . . . . . . . . 563

21.7.2 Command completion signal enable . . . . . . . . . . . . . . . . . . . . . . . . . . 563

21.7.3 CE-ATA interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

21.7.4 Aborting CMD61 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

21.8 HW flow control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

21.9 SDIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

21.9.1 SDIO power control register (SDIO_POWER) . . . . . . . . . . . . . . . . . . . 565

21.9.2 SDI clock control register (SDIO_CLKCR) . . . . . . . . . . . . . . . . . . . . . . 565

21.9.3 SDIO argument register (SDIO_ARG) . . . . . . . . . . . . . . . . . . . . . . . . . 566

21.9.4 SDIO command register (SDIO_CMD) . . . . . . . . . . . . . . . . . . . . . . . . 567

21.9.5 SDIO command response register (SDIO_RESPCMD) . . . . . . . . . . . 568

21.9.6 SDIO response 1..4 register (SDIO_RESPx) . . . . . . . . . . . . . . . . . . . 568

21.9.7 SDIO data timer register (SDIO_DTIMER) . . . . . . . . . . . . . . . . . . . . . 569

21.9.8 SDIO data length register (SDIO_DLEN) . . . . . . . . . . . . . . . . . . . . . . 569

21.9.9 SDIO data control register (SDIO_DCTRL) . . . . . . . . . . . . . . . . . . . . . 570

21.9.10 SDIO data counter register (SDIO_DCOUNT) . . . . . . . . . . . . . . . . . . 571

21.9.11 SDIO status register (SDIO_STA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 572

21.9.12 SDIO interrupt clear register (SDIO_ICR) . . . . . . . . . . . . . . . . . . . . . . 573

21.9.13 SDIO mask register (SDIO_MASK) . . . . . . . . . . . . . . . . . . . . . . . . . . . 575

21.9.14 SDIO FIFO counter register (SDIO_FIFOCNT) . . . . . . . . . . . . . . . . . . 577

Contents RM0008

18/1072 Doc ID 13902 Rev 11

21.9.15 SDIO data FIFO register (SDIO_FIFO) . . . . . . . . . . . . . . . . . . . . . . . . 578

21.9.16 SDIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 578

22 Universal serial bus full-speed device interface (USB) . . . . . . . . . . . 580

22.1 USB introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580

22.2 USB main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580

22.3 USB functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580

22.3.1 Description of USB blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 582

22.4 Programming considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 583

22.4.1 Generic USB device programming . . . . . . . . . . . . . . . . . . . . . . . . . . . 583

22.4.2 System and power-on reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 584

22.4.3 Double-buffered endpoints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 589

22.4.4 Isochronous transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 591

22.4.5 Suspend/Resume events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 592

22.5 USB registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 594

22.5.1 Common registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 594

22.5.2 Endpoint-specific registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 600

22.5.3 Buffer descriptor table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 604

22.5.4 USB register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 608

23 Controller area network (bxCAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 610

23.1 bxCAN introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 610

23.2 bxCAN main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 610

23.3 bxCAN general description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 611

23.3.1 CAN 2.0B active core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 612

23.3.2 Control, status and configuration registers . . . . . . . . . . . . . . . . . . . . . 612

23.3.3 Tx mailboxes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 612

23.3.4 Acceptance filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 612

23.4 bxCAN operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613

23.4.1 Initialization mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 614

23.4.2 Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 614

23.4.3 Sleep mode (low power) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 614

23.5 Test mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615

23.5.1 Silent mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615

23.5.2 Loop back mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616

23.5.3 Loop back combined with silent mode . . . . . . . . . . . . . . . . . . . . . . . . . 616

RM0008 Contents

Doc ID 13902 Rev 11 19/1072

23.6 STM32F10xxx in Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617

23.7 bxCAN functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617

23.7.1 Transmission handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617

23.7.2 Time triggered communication mode . . . . . . . . . . . . . . . . . . . . . . . . . 619

23.7.3 Reception handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619

23.7.4 Identifier filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 620

23.7.5 Message storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624

23.7.6 Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626

23.7.7 Bit timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626

23.8 bxCAN interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 628

23.9 CAN registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 630

23.9.1 Register access protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 630

23.9.2 CAN control and status registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 630

23.9.3 CAN mailbox registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 640

23.9.4 CAN filter registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 647

23.9.5 bxCAN register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 651

24 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 654

24.1 SPI introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 654

24.2 SPI and I

S main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 655

24.2.1 SPI features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 655

24.2.2 I

S features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 656

24.3 SPI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657

24.3.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657

24.3.2 Configuring the SPI in slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 660

24.3.3 Configuring the SPI in master mode . . . . . . . . . . . . . . . . . . . . . . . . . . 661

24.3.4 Configuring the SPI for Simplex communication . . . . . . . . . . . . . . . . . 662

24.3.5 Data transmission and reception procedures . . . . . . . . . . . . . . . . . . . 663

24.3.6 CRC calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 669

24.3.7 Status flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670

24.3.8 Disabling the SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 671

24.3.9 SPI communication using DMA (direct memory addressing) . . . . . . . 672

24.3.10 Error flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 674

24.3.11 SPI interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 675

24.4 I

S functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 675

24.4.1 I

S general description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 675

Contents RM0008

20/1072 Doc ID 13902 Rev 11

24.4.2 Supported audio protocols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 677

24.4.3 Clock generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 684

24.4.4 I

S master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 687

24.4.5 I

S slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 689

24.4.6 Status flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 691

24.4.7 Error flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692

24.4.8 I

S interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692

24.4.9 DMA features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692

24.5 SPI and I

S registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692

24.5.1 SPI control register 1 (SPI_CR1) (not used in I

S mode) . . . . . . . . . . 693

24.5.2 SPI control register 2 (SPI_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 695

24.5.3 SPI status register (SPI_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 695

24.5.4 SPI data register (SPI_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 697

24.5.5 SPI CRC polynomial register (SPI_CRCPR) (not used in I

mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 697

24.5.6 SPI Rx CRC register (SPI_RXCRCR) (not used in I

S mode) . . . . . . 698

24.5.7 SPI Tx CRC register (SPI_TXCRCR) (not used in I

S mode) . . . . . . . 698

24.5.8 SPI_I

S configuration register (SPI_I2SCFGR) . . . . . . . . . . . . . . . . . . 699

24.5.9 SPI_I

S prescaler register (SPI_I2SPR) . . . . . . . . . . . . . . . . . . . . . . . 700

24.5.10 SPI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 701

25 Inter-integrated circuit (I

C) interface . . . . . . . . . . . . . . . . . . . . . . . . . 702

25.1 I

C introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 702

25.2 I

C main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 702

25.3 I

C functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 703

25.3.1 Mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 703

25.3.2 I2C slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 705

25.3.3 I2C master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 707

25.3.4 Error conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 714

25.3.5 SDA/SCL line control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 715

25.3.6 SMBus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 716

25.3.7 DMA requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 718

25.3.8 Packet error checking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 719

25.4 I

C interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 720

25.5 I

C debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 722

25.6 I

C registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 722

25.6.1 Control register 1 (I2C_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 722

剩余1071页未读，继续阅读

makezimage

粉丝: 0
资源: 1

STM32F10xxx参考手册：权威介绍与应用指南

stm32 中文文档

STM32软件文档stm32英文手册STM32软件文档stm32英文手册

STM32英文文档学习用

stm32开发手册英文

stm32 输入类型 英文缩写

stm32f103c8t6英文手册

stm32v3.5库函数手册英文

stm32cubeide中文手册

stm32f401中文参考手册

stm32cubemx中文版

最新资源

stm32 输入类型英文缩写